Bonjour, je n'arrive pas à déterminer la période du signal Uc(t) , la tension au borne du condensateur ainsi que le rapport cyclique en fonction de VTH/VDD, R2 et C1, sachant que VTH = VDD/2, c'est la tension à la quelle bascule les portes logiques.
Voici le schéma :
J'aimerai savoir si le fait d'alimenté les portes en 5V ou 15V change la valeur de la période ou si cela n'a aucune influence ?
Le 40106 est un boitier contenant 6 inverseurs avec entrées en trigger de Schmitt.
Pour avoir 1 oscillateur avec 1 inverseur :
C entre entrée et masse
R entre entrée et sortie
Gérard.
31/01/2009 - 09h16
blaster91000
Date d'inscription
janvier 2009
Âge
26
Messages
8
Re : Periode Astable à porte logique CMOS
Oui je suis certains enfaite j'ai mis ce symbole mais j'ai pas de composant précis, j'ai 3 inverseurs, avec comme tension de basculement VTH = VDD/2. J'ai pas plus d'info sur le composant à par que c'est un CMOS ! Merci d'avoir répondu
31/01/2009 - 09h54
abracadabra75
Date d'inscription
septembre 2005
Localisation
entre le ras des pâquerettes et le plafond du jour
Messages
2 585
Re : Periode Astable à porte logique CMOS
Bonjour.
je ne sais si tu expérimentes, ou fais un exercice dit d' école.
Dans le premier cas, pour un multivibrateur, la porte U1:A (ou B, peu importe) est de trop car elle supprime le déphasage nécessaire à l' oscillation.
Pour un oscillateur à trigger de Schmitt, seuls U1:C, C1 et R2 sont nécessaires, le point commun à U1 et C1 étant à la masse, la sortie étant au point commun C1,R2.
A+
Il n'y a que dans le dictionnaire où 'réussite' vient avant 'travail'.
31/01/2009 - 11h22
blaster91000
Date d'inscription
janvier 2009
Âge
26
Messages
8
Re : Periode Astable à porte logique CMOS
Envoyé par abracadabra75
Bonjour.
je ne sais si tu expérimentes, ou fais un exercice dit d' école.
Dans le premier cas, pour un multivibrateur, la porte U1:A (ou B, peu importe) est de trop car elle supprime le déphasage nécessaire à l' oscillation.
Pour un oscillateur à trigger de Schmitt, seuls U1:C, C1 et R2 sont nécessaires, le point commun à U1 et C1 étant à la masse, la sortie étant au point commun C1,R2.
A+
Enfaite ce sont de simple inverseur avec une tension de basculement de VDD/2 j'ai mis trigger de schmitt pq j'avais que sa sous la main !
Tu peux partir de ceci: http://www.fairchildsemi.com/an/AN/AN-118.pdf
Après, tu peux calculer les instants caractéristiques à partir des tensions d'alim, seuils et les fonctions exponentielles aux bornes du RC.
Tu pourras vérifier tes calculs en comparant aux valeurs numériques données.
Pas de complexes: je suis comme toi. Juste mieux.
31/01/2009 - 20h49
blaster91000
Date d'inscription
janvier 2009
Âge
26
Messages
8
Re : Periode Astable à porte logique CMOS
merci mais cela ne m'aide pas beaucoup, j'applique la formule
t = R.C ln ((Uf - Ui)/(Uf - Uo)) mais calculer le temps de décharge du condo ce me donne pour la partie entre parenthése quelque chose de négatif alors que le log népérien de prend pas les nombres négatif donc il doit y avait un probléme quelque part.
31/01/2009 - 21h51
Tropique
Date d'inscription
juin 2005
Localisation
Entre Groland-Du-Haut et BXL-capitale
Messages
10 326
Re : Periode Astable à porte logique CMOS
Tu dois mal évaluer les tensions aux différents instants. Voici la façon de réfléchir: pour les commutations, l'armature du bas de C1 (V5) va toujours se trouver à Vth: c'est le seuil de la porte qui est en V1, et se retrouve en V5 quand il n'y a pas de courant dans R1.
Au moment des commutations, V3 se trouvera à Vdd ou Vss, selon la polarité; V4 est dans l'état opposé. Tu dessines le circuit équivalent, en tenant compte éventuellement des diodes de protection d'entrée, et tu calcules le (ou les ) temps, tu dois arriver à qque chose de cohérent.
Pas de complexes: je suis comme toi. Juste mieux.
31/01/2009 - 22h00
blaster91000
Date d'inscription
janvier 2009
Âge
26
Messages
8
Re : Periode Astable à porte logique CMOS
C'est exactement comme cela que j'ai réfléchi, voila ce que j'ai trouvé Tc = Temps de charges et Td = Temps de décharge :
Tc = R2.C1 ln ( (VDD - VTH)/(VDD + VTH))
cela est correct normalement c'est pour Td le probléme :
Td = R2.C1 ln ((0 - VTH)/(0 + VTH))
Pour précision, les portes sont alimentées en 0 - 15 V soit 0 - VDD
Comme les situations sont symétriques, Tc=Td. Il faut raisonner du point de vue du condo pour les tensions, pas en valeur absolue référencée à la masse: ta première formule est correcte, et si tu mets les bons signes, tu dois arriver au même résultat pour l'autre alternance.
Pour le circuit, et le condo en particulier, 15V ou 0V, ça ne veut rien dire, c'est toi qui mets les conventions. Si tu décides que VDD=0V et que VSS=-15V, tu dois encore arriver au même résultat. C'est un bon exercice.
Pas de complexes: je suis comme toi. Juste mieux.
01/02/2009 - 15h39
blaster91000
Date d'inscription
janvier 2009
Âge
26
Messages
8
Re : Periode Astable à porte logique CMOS
J'applique le mm principe pour Td que pour Tc mais j'y arrive pas ! Puis si Tc =Td ca veut dire que le rapport cyclique est de 50% donc j'en déduis que T = 2.R2.C1 ln 3 ?
02/02/2009 - 09h13
Tropique
Date d'inscription
juin 2005
Localisation
Entre Groland-Du-Haut et BXL-capitale
Messages
10 326
Re : Periode Astable à porte logique CMOS
Envoyé par blaster91000
J'applique le mm principe pour Td que pour Tc mais j'y arrive pas ! Puis si Tc =Td ca veut dire que le rapport cyclique est de 50% donc j'en déduis que T = 2.R2.C1 ln 3 ?
C'est ça. Attention que selon le type de porte, il faut éventuellement tenir compte des diodes de protection d'entrée, et donc de R1.
Partager
Poursuivez votre recherche :
Envoyé par abracadabra75 
