Comptage binaire spécial

[invitea88e6ae4]

Bonjour.
Je souhaite réaliser un circuit de comptage bianire un peu spécial, mais je ne sais pas comment le faire.

Mon circuit dispose de 6 sorties (ABC sont des sorties quelquonques, et DEF sont les sorties prévues pour un comptage de 1 à 8)

Voici la table de vértié du compteur que je souhaite établir : (on incrémente d'1 à chaque fois qu'un niveau haut se présente sur la broche CK)

ABCDEF
100001
100010
100011
100100
100101
100110
100111
010001
010010
010011
010100
010101
010110
010111
001001
001010
001011
010100
010101
010110
010111

Après ça recommence, sachant que mon compteur dispose d'une entrée UP /DOWN (1 sur cette entrée : UP, 0 sur cette entrée : DOWN)

Pouvez vous m'aider sur le choix des composants, et sur le schéma ?

MErci

Thomas
-----

[invite936c567e]

Bonsoir

Une petite confirmation avant de continuer.

Tu dis que les sorties DEF comptent de 1 à 8 (8 états différents), alors que la séquence que tu présentes les fait compter de 1 à 7.

Que doit-on prendre ? De 000 à 111 ou de 001 à 111 ?

Ça a de l'importance pour la suite.

[invitea88e6ae4]

je me suios mal exprimé ! les sorties DEF comptent de 0 à 7 (000 à 111)

voila

[invitea88e6ae4]

en gors, je veux d'un coté un comptage bianire de 0 à 7, et de l'autre une sortie qui se met à 0 ou 1 suivant le nombre d'occurence déja passées (0->7 A = 1, BetC=0, 8->15 AetC=0, B=1 16->23 AetB=0, C=1)

et donc ça tourne en boiucle, et on peut incrémenter et DECREMTEER AUSSI.

Je veux un truc ou chaque impulsion fait monter, quand c'est tout en haut (A=0 B=0 C=1 D=1 E=1 F=1) ça redescend, et quand c'est tout en bas (A=1 B=0 C=0 D=0 E=0 F=1) ça remonte etc etc...

[A voir en vidéo sur Futura]

[invite936c567e]

Pour DEF, n'importe quel compteur-décompteur binaire peut faire l'affaire (74HC191, CD4029, CD4516...).


Il faudrait encore clarifier quelques points en ce qui concerne le décomptage et/ou la redescente. Ton exemple de séquence dans ton premier post m'embrouille un peu l'esprit.

Tu indiques que:
- "ça tourne en boucle, et on peut incrémenter et décrémenter aussi"
- "chaque impulsion fait monter, quand c'est tout en haut ça redescend, et quand c'est tout en bas ça remonte etc."

Parles-tu de la même chose, ou de deux fonctionnalités différentes ? Est-ce que ça doit pouvoir changer de sens à tout moment, ou seulement en fin de séquence ? Est-ce que ce doit être systématique, ou seulement possible (à la demande) ? Quand ça redescend, DEF doivent-ils continuer à compter ou doivent-ils obligatoirement décompter ?

[invitea88e6ae4]

ou alors, je suis désolé si je vous ai fait perdre du temps, le mieux serait encore, si ça existe un compteur binaire 0 à 7 avec sélection aléatoire (par exemple : 4 2 7 5 1 6 0)
Ou alors, quel circuit faudrait il faire pour obtenir cela ?

Il s'agiratit donc d'un circuit composé de deux parties :

- Une partie compteur binaire 0 à 7 aléatoire
- Une partie à 3 sorties, où une seule sortie doit être active à la fois, la mise à l'état haut d'une de ces trois sorties étant aussi aléatoire.

En fait, je désire réaliser ce circuit pour faire un potentiomètre numérique avec changements de résistance aléatoire

[invite936c567e]

Il n'existe pas de circuit qui génère, à la base, de séquence répétitive aléatoire.

Les solutions consisteraient de toute manière à utiliser un compteur ou un registre à décalage, et d'ajouter en sortie des circuits de logique combinatoire (portes standards, PAL) ou une mémoire numérique préprogrammée non effaçable (EEPROM, UVPROM) afin de créer les états de la séquence voulue.

Ce n'est techniquement pas très compliqué. Mais le plus dur, c'est de décider ce qu'on veut exactement obtenir (de faire le cahier des charges, en fait).

[invitea88e6ae4]

ça serait vraiment sympa de ta part de me faire un schéma qui répondrait au cahier des charges suivant :

Je souhaite créer un circuit électronique à base de circuits intégrés CMOS et de 555.
Ce circuit se distingue en 2 parties :
- Une partie compteur binaire : cette partie comporte une entrée CLOCK et 3 sorties D,E et F.
Sur cette partie, des circuits logiques mettent à l'état haut, ou bas, de façon aléatoire ces trois sorties, à chaque passage à l'état haut de CLOCK
- Une partie "sélection" : cette partie comporte la meme entrée CLOCK que précédemment (le signal est donc le meme), et 3 sorties A, B et C.
Dans cette partie, des circuits intégrés, vont, à chaque passage à l'état haut de CLOCK, passer à l'état haut 1 de ces trois sorties A,B ou C, et les deux autres à l'état bas, et ce de façon aléatoire.

Voila

C'est en fait 5 sorties
- les 3 premières: une seule peut être active en meme temps
- les 3 dernières, 1 ou 2 ou 3 peuvent etres active en meme temps
- les changement sont aléatoire à chaque passage à l'état haut d'un signal rectangulaire CLOCK crée par un 555

MErci énormément

Thomas

[invite936c567e]

Si je comprends bien, il n'est plus question de séquence, mais de valeurs complètement aléatoires, 100, 010 ou 001 pour ABC, et comprises entre 000 et 111 pour DEF.

J'ai quelques petites idées sur la question, mais il faut que je creuse un peu pour que ça puisse aboutir à une réalisation simple et efficace...

Bonne nuit et à demain.

[invitea88e6ae4]

Oui, c'est entièrement ça !

ABV = 100 OU 010 OU 001 (JAMAIS 2 EN MEME TEMPS,NI 000)

DEF = 000 -> 111 complètement aléatoire aussi (ou presque)

[invitea88e6ae4]

et si possible avec des composants pas cher, car je devrais le faire en triple exemplaire

[invitea88e6ae4]

personne ne peut m'aider ?

[invite936c567e]

J'ai déjà réglé le problème pour générer DEF aléatoirement.

Par contre, pour ABC, j'ai quelques soucis. N'avoir que trois états possibles, tout en gardant un système simple (bon marché), ça mène dans la plupart des cas soit à un déséquilibre dans la distribution aléatoire (l'un des états revient beaucoup plus souvent ou beaucoup moins souvent que les deux autres), soit à garder très souvent le même état après un coup d'horloge (le même état apparaît plusieurs fois de suite).

Je travaille dessus. Je poste le résultat dès que je trouve quelque chose de concluant.

[invitea88e6ae4]

pouvez vous m'envoyer déjà le schéma pour DEF s'il vous plait ?

Je peux peut etre de ce fait régler le problème pour ABC après

Envoyer moi tout à ######

Merci beaucoup


L'adresse email, interdite par la charte, a été supprimée.

Pour les contacts directs, il faut utiliser le MP

[invite936c567e]

J'ai des problèmes de messagerie en ce moment. Je poste donc le schéma pour DEF en pièce jointe :

[invitea88e6ae4]

Au fait : ce n'est pas grave si un état apparait deux fois de suite pour ABC, bien au contraire ! Cela cera vraiment varié comme ça !

[invitea88e6ae4]

dans ton schéma, pour les RESET des 4015, tu as mis une résistance et un condo. Quelles sont leur valeur ? Sommes nous obligés de les mettre ? Quel logiciel as tu utilisé pour faire ce schéma ?

[invite936c567e]

Ok. Je ferai donc le schéma correspondant et le posterai demain.

Bonne soirée.

[invite936c567e]

dans ton schéma, pour les RESET des 4015, tu as mis une résistance et un condo. Quelles sont leur valeur ? Sommes nous obligés de les mettre ? Quel logiciel as tu utilisé pour faire ce schéma ?

C'est pour assurer un reset du registre à décalage au moment de la mise sous tension. Sinon, il y a un risque que le générateur aléatoire démarre sur FF, et boucle indéfiniment.

On peut prendre R=330k et C=0,1nF (c'est très approximatif, et ça dépend en fait du temps de montée de la tension d'alim).

J'ai fait le schéma sous AppleWorks.

[invitea88e6ae4]

Est-ce que ça ça irait pour ABC ? (il faut regarder le circuit tout en bas de la page)

http://www.pyrotechnicalement.com/circuit.pdf

[invitea88e6ae4]

dans mon schéma (le pdf), le pb c'est que si DEF = 000, alors ABC = 000, et je ne veux pas que cette valeur existe pour ABC.

[invitea88e6ae4]

tout compte fais tu m'enverras plutot ton schéma, car je veins de me rendre compte que le mien n'est pas du tout aléatoire

[invite936c567e]

Voilà, j'ai fait avec le minimum. Il n'y a que trois circuits intégrés courants. Le schéma est en pièce jointe.

Le générateur pseudo-aléatoire a un cycle de 255 états, qui sont les suivants (numéro:[ABC] D E F ):

  1:B000  33:B011  65:B001  97:A010 129:A000 161:A001 193:B011 225:C011
  2:B100  34:A010  66:A010  98:B101 130:A001 162:B001 194:A111 226:B110
  3:C000  35:A001  67:A001  99:C011 131:A101 163:A111 195:A100 227:A010
  4:B000  36:A101  68:B000 100:B100 132:C001 164:A001 196:C001 228:B101
  5:B110  37:A001  69:A100 101:C111 133:B100 165:B100 197:B011 229:A011
  6:A000  38:B001  70:C101 102:C000 134:C010 166:A010 198:A111 230:B001
  7:B000  39:B010  71:C000 103:B111 135:B000 167:B101 199:A100 231:B111
  8:A110  40:A100  72:B010 104:A110 136:B110 168:C110 200:C100 232:A100
  9:A101  41:C000  73:A110 105:C001 137:A000 169:C100 201:C011 233:C001
 10:C000  42:B000  74:A000 106:B110 138:B101 170:C011 202:B011 234:B110
 11:B010  43:B011  75:B000 107:A111 139:A110 171:B110 203:A010 235:A111
 12:A011  44:A000  76:A011 108:C101 140:C001 172:A111 204:A100 236:C000
 13:A000  45:B100  77:A101 109:C010 141:B110 173:C000 205:A101 237:B010
 14:A100  46:A000  78:C100 110:B111 142:A010 174:B111 206:C101 238:A011
 15:A101  47:B101  79:C100 111:A011 143:B101 175:A011 207:C111 239:A101
 16:C101  48:C110  80:C011 112:B100 144:A110 176:B001 208:C010 240:A100
 17:C010  49:C100  81:B110 113:A111 145:C001 177:A010 209:B010 241:C001
 18:B010  50:C110  82:A010 114:C101 146:B011 178:A001 210:A110 242:B011
 19:A110  51:C110  83:B000 115:C111 147:A010 179:B101 211:A101 243:A010
 20:A000  52:C011  84:A011 116:C010 148:A001 180:A100 212:C101 244:A100
 21:B101  53:B110  85:A101 117:B111 149:A000 181:C001 213:C111 245:A000
 22:A011  54:A111  86:C001 118:A110 150:A001 182:B110 214:C111 246:B101
 23:B001  55:C101  87:B100 119:C001 151:B101 183:A010 215:C010 247:C011
 24:B010  56:C111  88:C111 120:B011 152:C100 184:B000 216:B010 248:B100
 25:A100  57:C111  89:C000 121:A111 153:C100 185:A110 217:A011 249:C010
 26:C101  58:C111  90:B010 122:A001 154:C110 186:A101 218:A101 250:B000
 27:C000  59:C010  91:A110 123:B100 155:C110 187:C101 219:A001 251:B011
 28:B111  60:B111  92:A101 124:A111 156:C110 188:C010 220:B001 252:A000
 29:A110  61:A011  93:C000 125:C101 157:C110 189:B111 221:B111 253:B001
 30:C100  62:B001  94:B111 126:C010 158:C011 190:A110 222:A100 254:A000
 31:C110  63:A111  95:A011 127:B010 159:B011 191:C100 223:C100 255:B001
 32:C011  64:A001  96:B100 128:A011 160:A111 192:C011 224:C110

Comme je l'indiquais, le système est plutôt rudimentaire, alors il y a des répétitions et un déséquilibre dans le nombre d'occurrence des différents états, mais ça reste assez acceptable:

Nombre d'occurrences par cycle de 255 états :

DEF | 000 001 010 011 100 101 110 111
----+--------------------------------
 A  | 12  12  12  12  12  12  12  12
 B  | 10  10  10  10  10  10  10  10
 C  | 10  10  10  10  10  10  10  9

Taux d'occurrence :

 Axxx   : 4,7%
 C111   : 3,5%
 autres : 3,9%

[invite936c567e]

Il est possible d'obtenir de meilleurs résultat en utilisant un deuxième circuit CD4015 pour faire un générateur aléatoire sur 16 bits. A voir.

[invitea88e6ae4]

et pour ABC, dans ton circuit, une seule sortie est possible ? Aussi, il ne faut pas que la combinaison 000 apparaisse !

[invitea88e6ae4]

nonnon c'est bon j'ai compris

merci mille fois pour le temps que tu y a passé !

maintenant, j'ai plus qu'à dessiner le schéma final, et a faire le (ou les) typons

[invitea88e6ae4]

aussi, peux tu m'explique ("pour le plaisir") comment ça marche les 4015 ? je n'ai que 13 ans, je connais bien l'électronique logique, les µC mais pas ce genre de composan,ts (4015)

[invite936c567e]

aussi, peux tu m'explique ("pour le plaisir") comment ça marche les 4015 ? je n'ai que 13 ans, je connais bien l'électronique logique, les µC mais pas ce genre de composan,ts (4015)

Le CD4015 est un double registre à décalage sur 4 bits.

Un registre à décalage est une mémoire qui emmagasine des bits un par un. A chaque coup d'horloge, un bit est entré dans la mémoire (le registre), et les bits déjà présents sont décalés d'une place. Le dernier bit du registre (le plus ancien) disparaît.

Dans le CD4015, il y a donc deux de ces circuits, chacun pouvant mémoriser 4 bits. En les enchaînant (4^ème bit du premier relié à l'entrée du second), on obtient un registre à décalage de 8 bits.

[Gérard]

http://www.doctronics.co.uk/4015.htm
Vouila pour le 4015, c'est en anglais.
Gérard.

[invitea88e6ae4]

merci beacoup

donc si j'ai bien compris, à chaque "coup d'horloge", un nouveau bit s'ajoute aux autres déja à 1, et lorsque les 4 sont déjà passés, alors ça recommence.