décodage binaire/afficheurs 7 segments via FPGA+AHDL

[invitebff23d5f]

Bonjour ou bonsoir !



Je fais appel dans ce message à vos connaissances en électronique et plus précisément en AHDL.
Je dois réaliser un projet dont la partie finale consiste à afficher une grandeur codée en binaire à la sortie d'un CAN 8 bits sur 4 afficheurs 7 segments.
Pour ce faire, je dispose de MAX +II (ALTERA), d'un FPGA, des bits à la sortie du CAN et des 4 digits.
J'ai compris la méthode de commande multipléxée pour les digits de manière à limiter le nombre de connexion...

Mon problème est le suivant : n'ayant fait aucun cours sur le AHDL, je dois trouver (par l'opération du saint esprit j'imagine !) comment effectuer le décodage du binaire à la sortie du CAN en décimal sur les 4 digits 7 segments.
Par ailleurs, je me suis arrangé de manière à ce que 1 augmentation de 1 bit à la sortie du CAN corresponde à une augmentation de 1 unité sur l'afficheur final. De plus, la plage de CAN que j'utilise se restreint aux 100 premières valeurs en binaire, ie 00000000, 00000001 ... jusqu'à 100(bin).

Voilà, si vous pouviez me donnez des éléments de réponse pour résoudre ce problème probablement ultrasimple pour quelqu'un qui maitrise la programmation en AHDL (je ne suis pas cette personne, vous l'aurez compris ), ça permettrait de me débloquer dans mon projet, d'autant plus que c'est l'étape finale pour que tout fonctionne .
-----

[Jack]

Il n'est pas possible d'utiliser du VHDL à la place de l'AHDL?

A+

[invitebff23d5f]

Hou là ! dans la mesure ou je devrais présenter mon travail, il vaut mieux que je me limite au AHDL. En fait, j'ai trouvé quelques éléments de réponse pour résoudre une partie du problème en me limitant à la représentation schématique. J'ai vu qu'avec un compteur (lpm_counter) qui se décrémente, on peut controler l'incrémentation d'autres modulo dix de manière à ce que chacun donne en sortie un digit en décimal; reste plus qu'à faire la conversion en affichage 7 segments, mais là la solution est donnée en exemple dans l'aide.

Je vais essayer de mettre ça en oeuvre en espérant que ça marche ... sinon je reviendrai soliciter votre aide

[Jack]

J'ai vu qu'avec un compteur (lpm_counter) qui se décrémente, on peut controler l'incrémentation d'autres modulo dix de manière à ce que chacun donne en sortie un digit en décimal;

Dans ce cas, ça veut dire que tu peux travailler en schéma et pas seulement en AHDL.

A+

[A voir en vidéo sur Futura]