Erreur de simulation du TLV4110 sous LTSpice/Spice
Répondre à la discussion
Affichage des résultats 1 à 7 sur 7

Erreur de simulation du TLV4110 sous LTSpice/Spice



  1. #1
    invitee9f36a52

    Erreur de simulation du TLV4110 sous LTSpice/Spice


    ------

    Bonjour,

    J´essaye d´intégrer un modèle d´AOP dans LTSpice: le TLV4110 de Texas Instrument. J´ai récupéré un modèle Spice fournie sur la data sheet du TLV4110 (le modèle est fourni en attaché ainsi que mon modèle LTSpice) et suivi les instructions donné en page 13 de ce document pour ajouter des modèles dans LTSpice. http://kom.aau.dk/~hmi/Teaching/LTsp...pice_guide.pdf.

    Quand je simule mon circuit j´obtiens une erreur du style: "Unknown subcircuit called inu1 n001 vcc 0 n002 tlv4110".

    J´ai auparavant fait les manips identiques avec un modèle spice du AD817 de chez Analog digital, et la aucun problème, tout fonctionne à merveille.

    Il y a apparemment un problème avec le modèle SPICE du TLV4110 mais je n´arrive pas à la trouver.

    Quelqu´un aurait il la patience et la gentillesse de m´aider?

    D´avance merci,

    Grégory

    -----
    Images attachées Images attachées
    Fichiers attachés Fichiers attachés

  2. #2
    Tropique

    Re : Erreur de simulation du TLV4110 sous LTSpice/Spice

    Hello

    Je crois que pour un seul IC, il faudrait plutot utiliser la commande .include TLV4110.sub que lib.
    Sinon, encore plus simple, tu mets directement ton fichier dans le sous-répertoire "sub" (avec le nom correct), et il ne te faudra même plus de commande dot, tu pourras le sélectionner comme les autres AOPs, à partir de la liste.
    Et n'oublie pas que tu dois faire tes manips de fichiers avec LTspice fermé, et ne l'ouvrir que quand tu as tout terminé, sinon tu n'auras pas les modifs.
    A+
    Pas de complexes: je suis comme toi. Juste mieux.

  3. #3
    invitee9f36a52

    Re : Erreur de simulation du TLV4110 sous LTSpice/Spice

    Citation Envoyé par Tropique Voir le message
    Hello

    Je crois que pour un seul IC, il faudrait plutot utiliser la commande .include TLV4110.sub que lib.
    Sinon, encore plus simple, tu mets directement ton fichier dans le sous-répertoire "sub" (avec le nom correct), et il ne te faudra même plus de commande dot, tu pourras le sélectionner comme les autres AOPs, à partir de la liste.
    Et n'oublie pas que tu dois faire tes manips de fichiers avec LTspice fermé, et ne l'ouvrir que quand tu as tout terminé, sinon tu n'auras pas les modifs.
    A+
    Salut Tropiques,

    Merci pour ta réponse.

    -J´ai essayé la commance include et cela ne marche pas plus: même message d´erreur.

    -Je crois que c´est plus le modèle spice du TLV4110 qui est en cause plutôt que mon circuit LTSpice. Comme je l´ai dit dans mon message précédent, la simulation LTSpice fonctionne si je remplace mon modele spice TLV4110 par un modele spice AD817.

    -Ensuite mes deux modèles sont déjà inclus dans la librairie sub et s´appellent TLV4110.sub et AD817.sub. Si je n´inclus pas la commande dot, j´obtiens aussi un message d´erreur.

    Grégory

  4. #4
    invitee9f36a52

    Re : Erreur de simulation du TLV4110 sous LTSpice/Spice

    Milles excuses,

    Je m´étais trompé dans le nom d´appel du fichier .sub...
    Maintenant mon fichier TLV4112_5V.sub (et non TLV4110.sub) est reconnu et la simulation se lance, donc il y a du progrès. Par contre, la simulation ne converge pas correctement. J´obtiens le log donné en attaché. Il y a apparemment un problème avec des parenthèse ou crochet sur les modèles jx1 et jx2 (est ce des transistors?).

    Grégory
    Fichiers attachés Fichiers attachés

  5. A voir en vidéo sur Futura
  6. #5
    curieuxdenature

    Re : Erreur de simulation du TLV4110 sous LTSpice/Spice

    Salut GregNord

    Il y a un problème dans ton fichier.

    J'ai édité ton fichier en hexa et voilà ce que ça donne, tu devrais réécrire tous les signes + et - que tu y trouveras.
    J'ai fais la simu, ça marche, on a un signal (presque)carré en sortie.
    Images attachées Images attachées  
    L'electronique, c'est fantastique.

  7. #6
    invitee9f36a52

    Re : Erreur de simulation du TLV4110 sous LTSpice/Spice

    Citation Envoyé par curieuxdenature Voir le message
    Salut GregNord

    Il y a un problème dans ton fichier.

    J'ai édité ton fichier en hexa et voilà ce que ça donne, tu devrais réécrire tous les signes + et - que tu y trouveras.
    J'ai fais la simu, ça marche, on a un signal (presque)carré en sortie.
    Salut curieuxdenature

    Merci pour ta réponse. J´ai fait la manip et ca a fonctionné, même si je n´ai pas trop compris ce que tu as fait.

    Greg

  8. #7
    curieuxdenature

    Re : Erreur de simulation du TLV4110 sous LTSpice/Spice

    Bonjour GregNorg

    ce n'est pas bien compliqué, étant donné que le programme voit une erreur où il n'y en a pas c'est qu'il interpréte mal les datas du fichier.
    En l'éditant en mode hexa on voit tout de suite le bobo.
    Chaque occurence du signe "-" est codée sous la forme "&h96" (=150) alors que le bon code ASCII est "&h2D" (=45).

    Si tu as de nouveau le problème, utilise la fonction "remplacer" de ton traitement de texte, dans un 1er temps tu changes toutes les occurences du signe(&h96) que tu as copié-collé dans la zone adéquate, par une chaine non ambigue (par ex: xxxx), ensuite tu fais la manoeuvre inverse en remplaçant tous les "xxxx" par des vrais "-", tapé au clavier cette fois.

    D'autre part, quand tu rencontres le signe "+", c'est dû à une fusion de 2 lignes que l'interpréteur doit comprendre comme une seule instruction, il faut l'enlever.
    Ex:
    .model jx1 NJF(Is=150.00E–12 Beta=2.0547E–3 +Vto=–1)
    .model jx2 NJF(Is=150.00E–12 Beta=2.0547E–3 + Vto=–1)

    qui étaient à l'origine:

    .model jx1 NJF(Is=150.00E–12 Beta=2.0547E–3
    +Vto=–1)
    .model jx2 NJF(Is=150.00E–12 Beta=2.0547E–3
    + Vto=–1)

    les lignes correctes sont :

    .model jx1 NJF(Is=150.00E–12 Beta=2.0547E–3 Vto=–1)
    .model jx2 NJF(Is=150.00E–12 Beta=2.0547E–3 Vto=–1)
    L'electronique, c'est fantastique.

Discussions similaires

  1. simulation sous spice
    Par telecofr dans le forum Électronique
    Réponses: 6
    Dernier message: 28/07/2007, 12h51
  2. simulation de son wave avec lt spice (swcad III)
    Par electrorouillé dans le forum Électronique
    Réponses: 1
    Dernier message: 21/11/2006, 16h33
  3. Spice sous Isis
    Par invitee17aeca5 dans le forum Électronique
    Réponses: 9
    Dernier message: 02/11/2006, 08h34
  4. erreur de simulation sous proteus 6.7
    Par inviteba732215 dans le forum Électronique
    Réponses: 2
    Dernier message: 11/03/2006, 13h46
  5. simulation d'une PLL avec SMART SPICE
    Par invite517e2c5c dans le forum Électronique
    Réponses: 1
    Dernier message: 04/03/2006, 11h53
Découvrez nos comparatifs produits sur l'informatique et les technologies.