Bonjour,

j'ai réalisé par le passé des layout de circuits symétriques PMOS/NMOS.
Cependant, j'aimerai réaliser maintenant le layout d'un adder CPL qui contient bien plus de transistor NMOS que PMOS.

Sauriez vous comment faire?
Connaissez vous des liens documentants la réalisation de layouts?

merci