Kikou tout le monde, j'ia un chti pb de compréhension pour vous. Voilà il faut faire des circuits logiques (ici un inverseur) avec des transistors NMOS et voilà le schéma corect mais je ne comprend pas son principe....comme pq est il relier à la masse ou quel est le principe général...
Pourriez vous m'aider svp?
Merci
Personne? Svp...
Re : [aide] Nmos
Salut.
Alors, tes Nmos fonctionnent en fait comme des interrupteurs dans ce cas.
Quand tu n'as rien sur l'entrée IN (0), le courant circule entre Vdd et Out. Il y a donc le même potentiel entre vdd et out => out est au niveau Haut quand In est au niveau bas (Low).
Par contre, quand In est au niveau Haut (5V ici), le courant circule entre VDD et la masse=> Il y a donc le même potentiel entre la masse et out => out est au niveau Bas (L) quand In est au niveau Haut.
@+
salut,
je pense plutôt que celui du haut est utilisé comme charge résistive.
Celui du bas se comporte effectivement comme un interrupteur:
fermé lorsqu'un niveau haut est appliqué à l'entrée
ouvert dans le cas contraire
A+
mERCI pour vos réponses je commence à y voir clair...Je vais reformuler vos réponses et dites moi si j'ia bien tout compris...
Imaginons que IN est à 0 alors le courant entre D1 et S1 ne passe pas car c'est la propriété d'un NMOS. ALors le courant venant de VDD passe entre D2 et S2 et se retrouve à OUT ... donc si IN 0 OUT 1.
Par contre si IN 1 OUT 0. Car si le courant passe par D1 S1 et par D2 S2 et rejoint la masse...mais pq alors le courant ne bifurque t il pas aussi vers OUT après D2 S2??
le schéma que tu nous adonné est celui d'un NMOS et pas d'un CMOS.
Le transistor du haut se comporte donc comme une résistance et non comme une source active.
Si IN = 0, le transistor du bas est bloqué. OUT sera considérée comme à l'état haut tant que le courant ne sera pas trop important. car le transistor du haut va présenter une chute de tension à ses bornes.
Si IN = 1, le transistor du bas conduit et présente une très faible résistance dynamique. La tension OUT sera donc voisine de 0V quel que soit le courant absorbé, en ne dépassant pas le courant max admissible par le transistor.
Dans tous les cas, si la charge connectée en OUT est une autre porte MOS, le courant circulant vers la charge sera nul, donc les niveaux seront quasi parfaits.
A+
Merci Jack ta réponse me semble parfaite...mais si toi ou qqn d'autre pouvait me donner la signification du VDD sur le schéma? Au fait à la place du transistor 2 on aurait pu mettre une résistance?
MiRcI
Re : [aide] Nmos
Vdd c'est l'alimentation du circuit.
Avec la technologie TTL, on utilise des transistors bipolaires et la tension d'alim s'appelle Vcc car le + est du coté du collecteur.
Avec des MOS, c'est du côté du drain, d'où Vdd. D'ailleurs, le - de l'alim s'appelle Vss généralement, car du côté source des NMOS.
Pour la résistance, je crois me souvenir qu'il est plus facile d'intégrer un transistor en résistance variable plutôt qu'une simple résistance.
A+
