diagramme de bode

[invite92d4510f]

Bonjour,

je souhaiterai savoir si il éxiste un logiciel permettant de tracer un diagramme de bode à partir de la fonction de transfert qu'on lui rentre.

merci par avance.
-----

[invite5637435c]

Bonjour,

oui, une calculatrice graphique par exemple.
Ou Matlab encore.

[Jack]

Matlab étant payant, il existe un clone gratuit: scilab.

A+

[invite92d4510f]

merci a vous deux pour vos réponse. je vais essayer tout ca!

[A voir en vidéo sur Futura]

[invite74e9ea81]

bonjour,
tu peux faire encore mieux, tracer votre diagramme de bode avec OrCAD, à partir du circuit étudier, sans avoir meme savoir votre fonction de transfert...

[Jack]

Oui, mais si tu ne connais que la fonction de transfert, il n'est pas toujours facile d'en déduire le schéma. De plus ORCAD est payant, non? A moins que la version de démo le permette.

A+

[invite74e9ea81]

oui, il est payant, mais je travaille avec à mon institut

[invite92d4510f]

oui effectivement je travail également avec Orcad, et je sais qu'il peut faire ce genre de chose mais je n'ai jamais compris comment l'utiliser pour ça. Je sais utiliser capture et layout les deux sous-programmes nécessaire pour créer sa carte mais le reste j'ai bien fait un ou deux tp dessus mais bon vous savez ce que c'est les TP mdr...

[invite74e9ea81]

bonjour,
de tt façon, si tu veux que je te montre comment tracer le diagramme de gain et de phase avec OrCAD, tu peux me demander

[invite92d4510f]

ta proposition est très gentille mais bon c'était juste pour mettre dans mon dossier pour le compléter un peu. j'entends par là que ce n'est pas vitale! Mais si cela ne te prends trop de temps effectivement je veux bien :')

merci

[invite92d4510f]

d'ailleurs j'y pense en parlant de orcard. Je suis en train de créer un porgramme en VHDL pour une PALCE20V8. Le montage ce fait bien mais lorsque je veux compiler il me met un erreur avec ca comme essage dans la "session log":
****************************** ****************************** ********************
*
* Compile operation begun Wednesday, May 06, 2009 22:30:58
*
****************************** ****************************** ********************
****************************** ****************************** ********************
Project File: c:\users\martin\documents\afte c\mon projet\orcad\aiguillage\aiguil lage.opj
Files processed by synthesis engine:
c:\users\martin\documents\afte c\mon projet\orcad\aiguillage\InDesi gn\AIGUILLAGE.vhd
.\aiguillage.vhd
.\aiguillage.vhd(1) : Error : [Load071] Syntax error
ERROR [SYN0003] The synthesis operation failed.
Compile operation failed
1 error(s), 0 warning(s)
System resource usage:
Time for compile operation, Elapsed: 0 seconds, CPU: 0 seconds.

cela m'aiderai beaucoup si quelqu'un avait une solution
je sais que l'on dévis un peu mais bon...