simulation FPGA avec processeur

[invite19f369ec]

Bonjour,

N'ayant pas fait de FPGA depuis quelques années, voici une question concernant les nouveaux fpga contenant un processeur (genre Microblaze/PowerPC processeur pour Virtex/Spartan, ou NIOS/Coldfire pour Stratix).
Les outils de design des peripheriques du processeur permettent de créer un model de simulation du processeur pour faire ensuite une simulation vhdl.
Mais est-ce que ce model de simulation vhdl tient compte du code embarqué dans le processeur?
Si non, a quoi donc sert ce modele et comment peut-on simuler le comportement du microprocesseur (avec son code) embarqué dans le fpga?
Doit-on obligatoirement passer par des langages tel que le handel-C? ou des outils de co-design?

Merci
Michel
-----

[jiherve]

Bonsoir
Le modèle bouffe du code comme le vrai.
JR

[invite19f369ec]

Le modèle bouffe du code comme le vrai.

Il y a donc une transcription du couple instructions C - fonctions micro vers le langage VHDL (RTL?) pour une simulation en vhdl?

[jiherve]

Bonsoir,
Non le code vhdl émule le fonctionnement du micro et donc ingurgite le même code machine.
est ce clair ?
JR

[A voir en vidéo sur Futura]

[invite19f369ec]

je n'ai pas vraiment compris:
OK pour l'emulation du micro mais pas pour l'ingurgitation du code machine.
En fait, je ne vois pas vraimment comment entrer un programme C (donc non compilé) a un simulateur vhdl tel que Modelsim ou activeHDL par exemple.
Je comprends bien la simulation du code informatique dans un IDE pour microprocesseur ou la simulation d'un hard en vhdl, mais il me manque une etape pour la combinaison des deux vers un seul simulateur vhdl.
Michel

[jiherve]

Bonjour,
un peu tard, il faut tout de même compiler le code on dispose alors d'un code objet qui peut être mis sous forme ad hoc (.hex par exemple) et qui sera chargé dans la mémoire programme, avec un ram/rom interne chez Altera il suffit d'instancier la mémoire en précisant le fichier d'initialisation'.hex en question) , le reste (lecture, exécution)se fera tout seul lors de la simulation.
On peut aussi initialiser une mémoire externe au FPGA mais c'est plus compliqué.
JR