Répondre à la discussion
Affichage des résultats 1 à 18 sur 18

Architecture filtre FIR



  1. #1
    marouane87

    Architecture filtre FIR


    ------

    Bonjour,

    Je veux réaliser un filtre FIR en utilisant le VHDL, mais le problème est que je n'ai pas trouvé une architecture en électronique numérique pour pouvoir la traduire en VHDL en utilisant un seul multiplieur.

    Veuillez m'aider et merci d'avance.

    -----

  2. Publicité
  3. #2
    Murayama

    Re : Architecture filtre FIR

    Bonjour!

    Si vous pouviez préciser ce dont vous avez besoin, ce serait plus
    facile. Qu'appelez-vous "architecture"? Pour les filtres FIR, il n'y
    en a qu'une seule possible: Y(k) = SUM(Ak*X^-k).
    Donc vous aurez besoin de k multiplieurs et k-1 additionneurs.

    Pascal

  4. #3
    kanjart

    Re : Architecture filtre FIR

    Citation Envoyé par marouane87 Voir le message
    Bonjour,

    Je veux réaliser un filtre FIR en utilisant le VHDL, mais le problème est que je n'ai pas trouvé une architecture en électronique numérique pour pouvoir la traduire en VHDL en utilisant un seul multiplieur.

    Veuillez m'aider et merci d'avance.
    Architecture MAC!

  5. #4
    marouane87

    Re : Architecture filtre FIR

    Bonjour,
    Merci pour m'avoir répondu, dans la pièce jointe un exemple de modèle d'architecture d'un filtre FIR, mais que je n'arrive pas à comprendre le principe...
    Je ne sais pas si quelqu'un pourrait me l'expliquer ou me proposer une autre architecture plus simple et merci d'avance.
    Images attachées Images attachées  

  6. A voir en vidéo sur Futura
  7. #5
    kanjart

    Re : Architecture filtre FIR

    Citation Envoyé par marouane87 Voir le message
    Bonjour,
    Merci pour m'avoir répondu, dans la pièce jointe un exemple de modèle d'architecture d'un filtre FIR, mais que je n'arrive pas à comprendre le principe...
    Je ne sais pas si quelqu'un pourrait me l'expliquer ou me proposer une autre architecture plus simple et merci d'avance.
    Dans l'architecture MAC, Y(n) est calculé en effectuant accumulation des L produits coeff(i)*data(j), L etant le nombre de coefficient.
    Cela ne necessite qu'un multiplieur et un accumulateur, par contre la frequence necessaire est Fcalcul=L*Fe
    L'image jointe ne s'affiche pas!!!

  8. #6
    marouane87

    Re : Architecture filtre FIR

    Je ne connais pas cette architecture (j'ai cherché dans internet et je n'ai pas trouvé aussi ) peux tu stp me donner quelques liens utiles m'expliquant le fonctionnement et la conception en électronique numérique synthétisable sur VHDL si elle existe?
    Merci d'avance.
    (Pour l'image jointe, fais un clic droit et ouvrir dans un nouvel onglet si tu utilises firefox)

  9. Publicité
  10. #7
    kanjart

    Re : Architecture filtre FIR

    Citation Envoyé par marouane87 Voir le message
    Je ne connais pas cette architecture (j'ai cherché dans internet et je n'ai pas trouvé aussi ) peux tu stp me donner quelques liens utiles m'expliquant le fonctionnement et la conception en électronique numérique synthétisable sur VHDL si elle existe?
    Merci d'avance.
    (Pour l'image jointe, fais un clic droit et ouvrir dans un nouvel onglet si tu utilises firefox)
    http://www.xilinx.com/publications/b...sp/dsp-ch4.pdf

    Ton image est un exemple de structure MAC à quatre coefficients. le MAC est un mutiplieur suivit d'un sommateur dont la sortie est rebouclée sur une entrée.

  11. #8
    marouane87

    Re : Architecture filtre FIR

    Merci beaucoup, mais je crois que c'est plutôt une architecture DSP non? car je ne comprends pas comment je peux la faire en utilisant le modelsim en VHDL

  12. #9
    kanjart

    Re : Architecture filtre FIR

    Citation Envoyé par marouane87 Voir le message
    Merci beaucoup, mais je crois que c'est plutôt une architecture DSP non? car je ne comprends pas comment je peux la faire en utilisant le modelsim en VHDL
    Une multiplication et une addition ce n'est pas compliquée en VHDL. Les filtres FIR sont tres souvent implementés dans des FPGA et l'architecture MAC est un "classique". Il n'y a aucun probleme pour le realiser en VHDL.
    Un bloc memoire pour les données un bloc memoire pour les coefficients une multiplication une addition et une machine d'etats pour piloter l'ensemble, trivial!

  13. #10
    marouane87

    Re : Architecture filtre FIR

    Merci pour la réponse
    trivial pour toi peut être mais pas pour moi
    Je n'ai pas travaillé avant avec des machines d'états, cependant je peux programmer les différents composants (un additionneur, multplixeur, bascule etc...) mais pas les mémoires aussi que je n'ai jamais utilisé, c'est pour ça que je me sens un peu perdu dans tout ce que tu vient de dire

  14. #11
    marouane87

    Re : Architecture filtre FIR

    SVP est ce qu'il y a un tutoriel qui pourra m'aider?
    Merci d'avance.

  15. #12
    sisioudjfunky

    Re : Architecture filtre FIR

    Citation Envoyé par marouane87 Voir le message
    SVP est ce qu'il y a un tutoriel qui pourra m'aider?
    Merci d'avance.
    Salut,

    Tu peux réaliser du code à l'aide de Matlab. Ainsi tu peux regarder comment faire. L'utilisation des pipelines est nécessaire.

    Plus d'info ici : http://www.kxcad.net/cae_MATLAB/tool...5521372b1.html

  16. Publicité
  17. #13
    jiherve

    Re : Architecture filtre FIR

    Bonsoir,
    L'intérêt d'utiliser un FPGA pour implementer un FIR c'est de pouvoir paralléliser le calcul et donc d'utiliser autant de multiplieurs et d'additionneurs que nécessaire , sinon il existe les DSP.
    Réaliser un FIR 5x5 tournant à plus de 200Mhz c'est de la rigolade avec les FPGA actuels.
    Il existe des macro pour ça chez la plupart des fournisseurs de FPGA.
    JR
    l'électronique c'est pas du vaudou!

  18. #14
    marouane87

    Re : Architecture filtre FIR

    Merci pour vos réponses.
    Des macro, c'est à dire des fonctions prédéfinies dans les IDE de dévéloppement?

  19. #15
    jiherve

    Re : Architecture filtre FIR

    Bonsoir,
    Citation Envoyé par marouane87 Voir le message
    Merci pour vos réponses.
    Des macro, c'est à dire des fonctions prédéfinies dans les IDE de dévéloppement?
    C'est basique dans la version web de Quartus(Altera).
    JR
    l'électronique c'est pas du vaudou!

  20. #16
    marouane87

    Re : Architecture filtre FIR

    J'utilise ISE Design Suite de Xilinx, il y'en a?

  21. #17
    jiherve

    Re : Architecture filtre FIR

    Bonjour,
    Je n'utilise pas Xilinx mais je pense que oui.
    il y en a sur opencores.org
    JR
    l'électronique c'est pas du vaudou!

  22. #18
    marouane87

    Re : Architecture filtre FIR

    Merci beaucoup ^^

  23. Publicité

Discussions similaires

  1. conseil choix filtre et roue a filtre
    Par ebensatis dans le forum Matériel astronomique et photos d'amateurs
    Réponses: 10
    Dernier message: 04/09/2018, 17h03
  2. Réponses: 0
    Dernier message: 31/07/2009, 15h49
  3. architecture
    Par RyR dans le forum Orientation après le BAC
    Réponses: 1
    Dernier message: 02/07/2008, 00h07
  4. architecture
    Par 1et1font2 dans le forum Orientation après le BAC
    Réponses: 0
    Dernier message: 22/02/2006, 18h05
Découvrez nos comparatifs produits sur l'informatique et les technologies.