Calculer tension VCE ?

[eSb`]

Bonjour,

Me voilà encore avec un schéma qui me paraît a priori pas trop compliqué mais dans lequel j'ai des problèmes de compréhension.

C'est le schéma d'un régulateur linéaire devant aller entre 0V et 220V. Je ne l'ai pas réalisé mais on me l'a fourni, j'essaie de le comprendre correctement pour l'améliorer / vérifier son bon fonctionnement.

L'alimentation doit être réglable, donc on impose une tension en "Consigne_in". Cette tension est recopiée sur la sortie via la paire différentielle (V1005 est détaillé à droite).
Dans mon idée actuelle (je dois encore y réfléchir), cette tension sera pilotée par un µC par l'intermédiaire d'un DAC allant entre 0 et 4.096V. Vu le diviseur résistif mis en sortie, pour cette tension maximale, on trouve ~225V.

En lançant des simulations, la sortie semble être bien celle que je veux mais j'aimerais calculer le "stress" de chaque composant (conditions limites). J'observe une centaine de volts sur "PairA", ce qui ne sera pas supporté par le composant, mais je n'arrive pas à le trouver de manière théorique.

Je ne sais pas si ce schéma est génial, mais vu mes connaissances, ça me parait potable (toute suggestion / remarque est évidemment la bienvenue ).

Pour mon étude de pire cas :
En supposant que le pire cas sera le moment où tout le courant de la paire différentielle passe dans PairB avec une tension de consigne de 4.096V, soit un courant dans R1005 d'environ 6mA.

Pour le point que j'appelle "PairB", je le calcule en faisant l'équivalent Thévenin de la partie de gauche. Il me reste donc une source de 35,7V avec une résistance Thévenin de 4,28k. Le courant dans le transistor de gauche de V1005 étant nul, on n'a pas de courant de base dans V1004. On trouve donc au final une tension de 35,7V-4,28k*6mA=10V en PairB. Cette valeur est vérifiée dans mes simulations.

Maintenant, ma question est, comment puis-je trouver la tension sur PairA ? Le courant étant nul dans la branche, je retrouve mes 250V d'entrée en VG et puis ? Dans ma tête, VCE est généralement imposé par le courant passant dans une résistance de limitation, or ici, j'ai deux transistors "en série". Comment puis-je donc trouver le VCE de chacun des transistors ? (en soit, je suppose que si j'en ai un, je trouve l'autre, VC est fixe pour V1004 et VE l'est pour V1005).

Je vous remercie encore une fois d'avance pour votre aide précieuse ; ).
-----

[DAUDET78]

La tension sur PairA est au maximum la même que sur PairB (à 0,6v près)

par contre le SSM2210 ne supporte que 40V grand max .... avec 35V en nominal ..... c'est ric rac

[eSb`]

Bonjour et merci ; ).

Pour la tension, je partais également dans cette idée mais d'après mes simulations (je sais que vous êtes un grand adepte ), ce point monte beaucoup plus haut tant que la branche de droite reprend tout le courant. Je suppose le transistor bloqué (courant ~0A), donc je suppose qu'on n'a pas ces fameux 0,6V. Dès lors, je ne vois pas ce qui empêcherait la tension VBE d'être négative mais je ne sais pas pour autant comment la calculer.

Pour les 40V, l'étudiant qui a réalisé ce schéma avant moi a justement mis V1004 pour reprendre la tension (sans lui, on a un VCE encore bien plus important). Il est vrai qu'on est fort proche de la limite (je n'y avais pas prêté attention plus que ça), donc je jouerai sur le pont de résistances d'entrée pour y remédier.

[Tropique]

Je ne vois pas très bien comment la tension sur pairA pourrait monter à 100V; surtout si le montage a l'air de fonctionner normalement.

Si V1004 est bloqué, sa jonction BC est polarisée en inverse, et il n'y a rien qui peut tirer l'émetteur en posistif (sauf si le transistor a un défaut).

Pour limiter les excursions de tensions sur les collecteurs de la paire diff, R1003 pourrait être remplacée par une zener d'une dizaine de volts, ça facilitera les compromis sans consommer trop de courant.

Dans l'ensemble, le schéma n'est pas trop mal. Le gain du régulateur est faible, il se résume à celui de la paire diff chargée par la 1.1K, mais d'un autre côté, cela limite les soucis de stabilité.
Dans la "réalité", on éviterait l'emploi de transistors P haute tension, mais pour un circuit didactique, c'est tolérable.

En pratique, il serait utile d'inclure une résistance de quelques kiloohms en série dans le collecteur de V1004. Elle ne modifiera en rien le fonctionnement, mais si des problèmes se produisent, elle évitera des dégâts.

[A voir en vidéo sur Futura]

[eSb`]

Merci.

Pour la montée à 100V, c'est vraiment transitoire (voir pièce jointe), mais je ne comprends pas d'où ça peut sortir. (C'est réalisé sur le même schéma qu'avant avec R1003 à 3k).
Je vais voir ce que je peux faire pour la remplacer par une zener ; ).

Pour calculer le gain du régulateur, quelle est la méthode ? Pour le moment, tout ce que j'ai, c'est la répartition des courants "DC" dans la paire en fonction des tensions VBE mais de là, j'ai un peu de mal à voir comment partir vers le gain total.

Et pour les transistors canal P, où se situerait le problème ? Ce montage doit être réalisé concrètement et pas seulement de manière didactique, donc autant faire ça correctement : ).

[PIXEL]

pourquoi ne pas user de bon vieux bipolaires (genre balayage TV) dans cette fonction de régulation.

[eSb`]

Parce qu'à l'école on apprend qu'une paire différentielle doit être faite avec des transistors appariés ;D.

Maintenant, il est vrai que ça simplifierait encore plus le montage, je vais voir ce que ça peut donner avec des BU208A.

[eSb`]

Je ne sais plus éditer mais "dans l'idée", ça fonctionne en enlevant R1003 et V1004 (donc on fait le lien avec 1.1k sur PairA) et en remplaçant la paire par des BU208A.

Le problème est que je suis beaucoup moins précis qu'avant. Je vois qu'en jouant sur la valeur de R1004, je modifie ma sortie (ce qui me paraît logique vu que je commande le VSG des MOS via le courant passant dans cette résistance) mais j'arrive pas à mettre en équation la chose pour faire ça autrement qu'au "feeling".
Quelqu'un peut m'éclairer ?

[eSb`]

[Pour le message de Tropique qui aura disparu entre temps]Désolé ; ). Pourquoi l'autoriser dans les pièces jointes si on ne peut l'utiliser ? Ce n'est valable que pour les images ?

Voilà l'image précédente en .png, c'est donc lié au premier schéma donné dans ce message.

J'essaie maintenant avec le schéma mis ici en pièce jointe mais qui est moins précis (v. message ci-dessus).

Dans les deux cas, les réponses m'intéressent ; ).

[Tropique]

[Pour le message de Tropique qui aura disparu entre temps]Désolé ; ). Pourquoi l'autoriser dans les pièces jointes si on ne peut l'utiliser ? Ce n'est valable que pour les images ?

Sur Futura, les règles d'utilisation des pdf sont assez particulières: ce format est autorisé pour les documents multipages, mais pas pour des images simples: il faut préférer le gif, jpg ou png.
Cela fait partie des coutumes locales auxquelles il faut s'habituer...

Pour en revenir à ton montage, j'ai l'impression que ta tension de 100V est causée par les conditions initiales de la simu: il est probable que pairA est la sortie d'un diviseur capacitif formé par les capas des transistors, et tant que le courant est nul, ce point reste à sa valeur initiale.
Modifie les conditions de startup, ou mets une résistance de 10 mégohms entre pairA et la masse, pour tester le comportement.

En première approximation, le gain va être le produit du gain des deux étages qui en ont, càd la paire diff et le transistor ballast.
Ce gain peut se calculer par le produit de la transconductance par la résistance de charge: pour la paire, gxR1004, et les MOS gxRcharge.
Pour la paire, g~=Ie/(2x26mV), si on prend le cas d'équilibre, Ie=3mA, g vaut 57.7mA/V, d'où un gain de ~63.
Pour le MOS, il faut voir dans la datasheet.

Si on veut être plus précis, il faut tenir compte des autres paramètres, comme l'effet Early qui causera une hoe non-nulle.
Mais pour ton premier schéma, ce n'est pas vraiment nécéssaire, les approximations que je donne sont de toutes manières des moyennes, qui ne tiennent pas compte des effets non-linéaires.

Pour la seconde version, des transistors comme les BU208 ont des paramètres qui s'éloignent très fort de l'idéal, surtout à faible courant comme ici. On ne pourrait donc pas les négliger, surtout avec 30K de charge pour Q2. Mais la première version, avec la cascode, est bien préférable à beaucoup de points de vue.

Enfin, les MOS canal P en haute tension sont beaucoup plus rares, plus chers, moins performants que les N (différence de mobilité entre électrons et trous), et il vaut mieux les éviter dans la mesure du possible. Il y a différentes méthodes pour y arriver, mais la plus simple est de changer le sexe de tous les transistors, et la polarité des sources de tension: il ne faut aucun remaniement.

[eSb`]

Merci!

Pour PairA, 10M donne encore un léger truc bizarre, 1M c'est parfait ! Encore une fois, Daudet avait raison .

Pour le gain de la paire, je suppose que cela vient d'un raisonnement similaire à celui-ci (page 7) ? :
http://www.masterge.110mb.com/cours_...istors_npn.pdf

Si oui, ce qui m'embête est mon histoire de VCE dans mon cas; l'exemple est ici aisé à trouver (via les résistances RC), or chez moi, j'ai toujours mon transistor V1004 dont je ne connais pas VCE. Ou alors je dois passer en mode petits signaux ? (que je ne gère absolument pas : '().

Pour la précision du gain, honnêtement, je ne crois pas que je doive prendre en compte tous les effets. Je pense que si je prouve par simulation + fonctionnement réel que ça tourne, c'est déjà pas mal. Par contre, j'aimerais avoir un minimum de théorie derrière mon raisonnement, d'où mes questions ; ).

Pour les transistors NMOS, si je comprends bien. Ma source -12V devient +12V, mes NPN des PNP et R1004 passe "à droite" ? (MOS à déplétion ?)

Je vois moins le "changer la polarité des sources de tension".

[Tropique]

Merci!

Pour PairA, 10M donne encore un léger truc bizarre, 1M c'est parfait ! Encore une fois, Daudet avait raison .

Attention, je ne suggère pas de laisser 1M en circuit: ça ne fait pas grand chose, mais ça ne sert à rien non plus, c'est juste pour tester l'hypothèse du diviseur capacitif.
Une fois que cette hypothèse est confirmée, tu peux y remédier, en incluant un .startup ou .uic, ou en configurant les sources de tension correctement, je ne connais pas les détails de ton simulateur.
Une bonne méthode générale pour ce genre de souci est de laisser tourner la simu à vide pendant un temps adéquat (qques dizaines de µs ou de ms selon les cas) avant de commencer à enregistrer les résultats, pour laisser le temps aux circuits d'atteindre leur fonctionnement normal.

Pour le gain de la paire, je suppose que cela vient d'un raisonnement similaire à celui-ci (page 7) ? :
http://www.masterge.110mb.com/cours_...istors_npn.pdf

Oui c'est ça, même si les infos utiles sont assez bien dissimulées dans ce cours...

Si oui, ce qui m'embête est mon histoire de VCE dans mon cas; l'exemple est ici aisé à trouver (via les résistances RC), or chez moi, j'ai toujours mon transistor V1004 dont je ne connais pas VCE. Ou alors je dois passer en mode petits signaux ? (que je ne gère absolument pas : '().

Il suffit de remarquer que V1004 se contente de transférer le courant de son émetteur à son collecteur (pratiquement) sans le modifier.
Si on veut aller au fond des choses, il y a à nouveau des phénomènes de second ordre, comme son beta fini, son hoe, ou même l'interaction de sa re avec le hoe du transistor de la paire diff.
Mais c'est couper des cheveux en quatre, et de toutes manières, le gain variera bien plus en fonction du régime, il ne faut donc certainement pas faire l'analyse petits signaux, mais plutot tester différents niveaux de l'analyse transitoire, pour voir comment le gain effectif évolue en fonction du courant de sortie.
Avoir une expression littérale du gain en fonction de divers paramètres n'a pas d'intérêt pratique. Avant les simulations, c'était nécéssaire pour pouvoir évaluer les limites, mais à l'heure actuelle, ce genre de travail de bénédictin ne se justifie plus pour la simple vérification de paramètres fonctionnels (si le but est plus noble et plus fondamental, cela reste justifié: il ne faut pas perdre les compétences sous prétexte que les simulations existent).

Pour la précision du gain, honnêtement, je ne crois pas que je doive prendre en compte tous les effets. Je pense que si je prouve par simulation + fonctionnement réel que ça tourne, c'est déjà pas mal. Par contre, j'aimerais avoir un minimum de théorie derrière mon raisonnement, d'où mes questions ; ).

Non, effectivement, il faut avoir une idée du gain pour évaluer les performances de régulation, et il faut surtout s'assurer que la stabilité en boucle fermée est garantie avec une bonne marge pour toute la gamme de fonctionnement.
A ce point de vue, les calculs théoriques et l'analyse petits signaux sont un préalable (si ça ne passe pas ces tests, inutile d'aller plus loin), mais un vrai test est de soumettre le circuit à un stimulus créneaux, simulé puis réel, qui va explorer différentes gammes de courant en régime transitoire et va révéler de façon visuelle toute tendance d'instabilité. C'est un des aspects les plus importants de ce genre de design, bien plus que de connaitre le gain de boucle au dixième de dB près.

Pour les transistors NMOS, si je comprends bien. Ma source -12V devient +12V, mes NPN des PNP et R1004 passe "à droite" ? (MOS à déplétion ?)

Je vois moins le "changer la polarité des sources de tension"

Les MOS deviennent N, mais restent à enrichissement; les MOS à déplétion sont encore plus rares que les P, ce ne serait pas une solution.
En gros, sur les semiconducteurs, tu changes le sens de la flèche, et sur les sources, tu inverses + et -.

[eSb`]

Encore merci pour ces précisions.

Attention, je ne suggère pas de laisser 1M en circuit: ça ne fait pas grand chose, mais ça ne sert à rien non plus, c'est juste pour tester l'hypothèse du diviseur capacitif.

Ok, je ferai donc attention à ça. Je n'ai pas de grandes connaissances en simulations, donc je vais voir ce que je peux faire ; ).

Il suffit de remarquer que V1004 se contente de transférer le courant de son émetteur à son collecteur (pratiquement) sans le modifier.

A ce niveau là, pas de problème, mais le raisonnement exposé est un raisonnement en tension. Donc on a Vin-R1004*ÏC1-VCE, non ?

C'est un des aspects les plus importants de ce genre de design, bien plus que de connaitre le gain de boucle au dixième de dB près.

Je compte faire aussi les analyses de marge de phase/gain mais ça me dérange juste énormément de ne pas "maîtriser" ce design avant. Je doute que la méthode "Donner une valeur à un composant et prier pour que ça marche" soit une bonne méthode... Pourtant, j'ai du mal à faire autrement avec mes connaissances : /. Enfin, je fais ce que je peux mais je vois bien que quand je dois aller plus loin (donc ici, mettre en équation "en gros"), ça bloque.

En gros, sur les semiconducteurs, tu changes le sens de la flèche, et sur les sources, tu inverses + et -.

Pour le sens de la flèche, ok, mais si je change les sources, mon MOS se retrouve dans "la masse" ? C'est comme ça que je le comprends, or, ça me paraît étrange...

[Tropique]

Je ne vois pas trop où tu veux en venir. Si c'est calculer le Vce de pairA, ce serait négligeable, sauf que pairB modifie la tension de base de V1004, et donc le Vce aussi, mais en fait ce qui se passe là n'a pas d'importance, parce que ça ne modifie pas ce qui se passe au niveau de la charge de la cascode. Pour l'analyse, on peut oublier V1004 et connecter directement pairA sur R1004.

Pour le sens de la flèche, ok, mais si je change les sources, mon MOS se retrouve dans "la masse" ? C'est comme ça que je le comprends, or, ça me paraît étrange...

La masse va devenir positive, ce qui est peut-être un obstacle au niveau de la compréhension, mais ne change rien au niveau physique: entre tes deux bornes de sortie, tu as la tension régulée à la bonne valeur, c'est tout ce qui compte.

[eSb`]

Pour VCE, je pense que je pars sur une idée de "grands signaux" alors que vous êtes dans une analyse petits signaux. En grand signaux, VCE est loin d'être négligeable ; ), d'où mon "problème" précédent.
Je suppose qu'ici, ce qui nous importe est bien du petits signaux.

Encore une chose, sur mon premier montage (donc tjs en PMOS et NPN), je n'arrive jamais à un équilibre de courants, ni un équilibre de tensions VBE, il y a toujours une branche qui en prend plus que l'autre (même si ma tension de sortie est plus ou moins bonne).

Je suppose que V1004 y est pour quelque chose mais je n'arrive pas à chiffrer son influence. Idem pour R1004, je vois bien qu'en changeant sa valeur, la répartition change aussi mais je n'ai pas encore su évaluer en quelles mesures.

Tout ça pour dire que pour les "g", j'ai envie de dire "à l'équilibre, on a 3mA" mais ce n'est pas le cas.

[Tropique]

Pour estimer le gain, il faut faire l'hypothèse de petits signaux, sinon ce n'est pas gérable.

V1004 n'a aucun rôle actif: il permet à la paire diff de fonctionner à une tension acceptable, mais (idéalement), il ne modifie pas le comportement global du circuit.

Il faut choisir R1004 pour qu'à 3mA, elle génère entre G et S du MOS une tension lui permettant de sortir le courant moyen de l'alim (p.ex. Imax/2).
Voir dans la datasheet le graphe Id= f(Vgs).

[eSb`]

Ok, super merci ; ). Je partais dans cette idée mais sans certitude de la chose. Une question à ce niveau là, je ne trouve que cette datasheet : http://www.onsemi.com/pub/Collateral/MTP2P50E-D.PDF pour le MTP2P50, or tout devrait être négatif, non (VGS->-VGS ou VSG) ? (si c'est un transistor canal P, je n'exclus pas la solution des N mais j'aimerais avant comprendre la solution avec P).

Un dernier point (je l'espère), pour la paire, si je me fie aux équations du document précédent - qui me semblent correctes - 'g' ne vaudrait pas plutôt g~=Ie/(4x26mV) ? Ou le facteur 2 provient d'un élément qui m'échappe ? ; )

Si on dérive les équations de IE (ou ~IC) et qu'on prend un point proche entre -50mV et +50mV pour la différence de VBE, on peut linéariser la chose via :
.
Sachant qu'I0/2 est nul en AC, je pars dans l'idée que la variation de IE ne vaut que ... ou pas ?

[Tropique]

Si tu considères le courant dans un émetteur, il faut un facteur 2. Si c'est le courant total du différentiel, c'est un facteur 4.

[eSb`]

En fait, j'essaie de trouver les équations de ma boucle en l'ouvrant au niveau de R1006, j'ai donc (en premières approximations) :


Pour , je n'ai que le condensateur, , je dois le trouver via le graphe du transistor. Il me reste les et mais là je bloque un peu. J'ai tendance à utiliser mon équation donnée ci-dessus mais suite à vos dernières remarques, je doute que ce soit correct.
Je dois aussi réfléchir à ce que vaut réellement .

[Tropique]

Il est possible de faire l'analyse dans n'importe quelle direction, mais si tu décides de prendre consigne out comme paramètre commun, c'est plus simple de suivre logiquement le signal à partir de là:
I(pairA) = gV(consigne out)
g valant Ie/(2 0.026) (0.026 est la tension thermique)
Attention à ne pas mélanger I(pairA), le signal, avec Ie, le courant statique de polarisation qui définit la résistance dynamique d'émetteur, 1/g. Je crois que tu achoppes sur ce point.
Ensuite, Vgs = I(pairA) R1004, etc, jusqu'au diviseur qui donne consigne out.
Tu n'as plus qu'à diviser ce que tu as obtenu (exprimé en fonction de consigne out) par consigne out, et tu as le gain.
Pour la charge en sortie, tu peux supposer qu'il y a une résistance telle que l'on débite le courant nominal à la tension max.
Tu peux également faire le calcul pour des cas limites: une résistance de sortie très faible, et une absente (fonctionnement à vide). Pour ce dernier cas, il faudra prendre en compte la résistance de sortie des MOS, pour ne pas arriver à une valeur quasi-infinie.
Ces cas permettent de commencer les vérifications de stabilité de la boucle. Tu peux ensuite voir le gain en AC, en introduisant le condensateur de sortie.

[eSb`]

Super ! Un tout grand merci (je cherche un moyen de vous remercier, vous m'avez déjà énormément aidé pour mon projet ; )).

Je n'avais effectivement pas totalement saisi le concept de transconductance, ça me semble déjà plus clair maintenant (faut que j'aille au bout du truc mais je le sens déjà beaucoup mieux).

Cette alimentation doit normalement alimenter mon transformateur d'impulsion (pour lequel vous m'avez aussi aidé :http://forums.futura-sciences.com/el...mateurs-2.html). Je ne sais hélàs pas encore trouver la transconductance du MOS parce je viens de montrer que le projet est irréalisable avec un transformateur d'impulsion + alim + MOS de puissance qui commute le tout.

Donc, ne connaissant pas encore ce que l'alimentation doit alimenter, je ne sais pas trouver le courant demandé. Les équations globales avec des gm restent justes pour le moment ; ).

[eSb`]

Me revoilààà ; ).

Alors, mon problème actuel est le "courant in-rush" de démarrage.
Il faut charger une capacité de 10mF sans - pour le moment - de limitation, ce n'est donc pas génial (je crains la mort des transistors devant dissiper énormément).

J'ai lu dans "Troubleshooting Analog Circuits" qu'on pouvait :
- soit mettre une section plus faible au secondaire du tfo pour limiter le courant via la résistance du bobinage
- soit mettre une thermistance (valeur importante au départ, ~= 0 une fois en fonctionnement)

La première solution me paraît moyenne vu l'importance de la capacité, la seconde me paraît fonctionnelle mais il y a toujours le problème de "on coupe l'appareil, on le rallume directement après" avec la résistance toujours chaude qui ne limite plus rien (cela suppose évidemment que les capacités ont été déchargées entre temps).

On peut limiter le courant via un simple système avec résistance dans la ligne + bipolaire devenant conducteur à 0.7V mais alors l'alimentation n'est plus assez réactive.

Sinon, j'ai trouvé une solution avec un relai (genre ça : http://mitglied.multimania.de/Promit...or_toroids.htm) mais c'est évidemment plus compliqué à mettre en œuvre.

Bref, quelle serait la solution idéale ?

Merci!

PS : je pars toujours sur un schéma en PMOS (donc très peu de choix, là j'ai des IRFRU9310 (50W MAX, 1.8A, 400V), je sais, ça craint, mais l'adaptation en NMOS me paraît moins intuitive : /. Je ne l'écarte pas pour autant si ça peut me sauver la vie avec un/des transistors plus résistants (ou autre type de transistor).

[Tropique]

Je ne vois pas très bien à quel niveau tu as le problème.
-Est-ce le filtrage de l'alim non-régulée, en amont du régulateur?
-Ou le condensateur est-il en aval du régulateur?

Dans le premier cas, les transistors ne risquent rien, c'est plus un souci "d'électrotechnique", qui peut être géré soit par la "force brute", en prenant des éléments, diodes notamment, assez robustes, soit avec des solutions comme celles que tu proposes, mais peut-être un peu moins "rustiques".
Le problème a déjà été attaqué et résolu de manière plus ou moins satisfaisante par de nombreuses personnes. Un exemple (valable) ici:
http://www.diyaudio.com/forums/power...nsformers.html

Si le condensateur est en aval du régulateur, il n'y a pas 36 méthodes: il faut que le régulateur lui-même puisse limiter, même si ce n'est pas requis par sa fonction.
Il n'est pas nécéssaire (déconseillé même) que ce soit un vrai régulateur de courant, il suffit d'un limiteur local approximatif.
Le principe est montré en PJ, il suffit d'échantillonner le courant avec une résistance pour controler le régulateur grâce à un transistor.

[eSb`]

Merci,

Je parle du condensateur en amont (bien que celui en amont est tout aussi problématique , pour le moment à moins d'avoir des diodes de combat, c'est mal barré aussi).

Pour l'aval, c'est de ce schéma dont je voulais parler en disant "On peut limiter le courant via un simple système avec résistance dans la ligne + bipolaire devenant conducteur à 0.7V mais alors l'alimentation n'est plus assez réactive."

Mon problème est que :
- Admettons que je limite à 500mA par transistor et que j'en ai 3 en //
- Je me retrouve au départ à une puissance dissipée de 250V*500mA=125W;
- A la grosse louche, je mettrai 1,5s pour charger ma capacité totalement (en visant 200V en sortie), pendant ce temps, la dissipation reste importante (<125W mais toujours trop).

Si je diminue encore I, je n'arrive pas (je pense) à avoir un courant assez important pour recharger la capacité rapidement (ça alimente un tfo d'impulsions prenant ~80A toutes les 10ms pendant 255us, soit un duty-cycle de 2,55% -> Irms = 2A)

Je suppose que je dois atteindre la même valeur sur la période me restant pour recharger (10ms-255us). En limitant trop, ça ne me paraît pas jouable.

Je peux mal comprendre ma situation, mais dans ma tête, il faudrait un circuit présent au démarrage mais plus après.

[Tropique]

Le problème, c'est que les transistors sont un peu légers pour l'application: si on règle la tension de sortie à 50V et qu'on tire 2A moyen, ils vont devoir dissiper 400W.
Avant de s'intéresser aux transitoires de démarrage, il faudrait déjà que ça puisse tenir le coup en fonctionnement, et avec un total théorique de 150W on en est très loin.

Si ce problème est réglé, le démarrage le sera aussi vraisemblablement.
La pointe de dissipation ne sera présente qu'à l'instant 0, la valeur diminuant pendant les 1.5s.
En régime dynamique, pour quelques centaines de ms, les transistors peuvent dissiper sensiblement plus, ça ne devrait donc pas poser de problème.
Il faut donc déjà assurer le statique, et voir à partir de là si la marge en dynamique est suffisante.

[eSb`]

Le problème, c'est que les transistors sont un peu légers pour l'application: si on règle la tension de sortie à 50V et qu'on tire 2A moyen, ils vont devoir dissiper 400W.

En fait, non, mais je n'ai pas été assez clair pour le voir.

En réalité, on a les 2A moyen si on a une tension de sortie de 200V, le courant sera moindre à plus faible tension de sortie. La charge spécifié est de 5ohm et on transmet les impulsions via un condensateur de liaison/couplage, donc avec une certaine marge, on trouve le courant moyen. (les 80A viennent d'une simulation, on devrait avoir aux alentours de 40A, donc y a un souci quelque part mais ça donne ma marge ; )).

Bref, on peut montrer que la puissance maximale sera quand Vout = Vin/2 et à ce moment elle vaudra :


Avec Vin~=250V, delta=2.55%, on a P ~=105W. (ici, j'ai une marge de 30% sur le courant), donc mes 3 transistors en // semblent bons pour le statique.

Si ce problème est réglé, le démarrage le sera aussi vraisemblablement.

Je ne doute pas que des plus gros transistors feraient l'affaire, mais j'ai l'impression qu'avec ces spécifications (VDSmax > 200V, Imax ~= 2A, Pmax > 50W), les PMOS sont vraiment durs à trouver.

La pointe de dissipation ne sera présente qu'à l'instant 0, la valeur diminuant pendant les 1.5s.
En régime dynamique, pour quelques centaines de ms, les transistors peuvent dissiper sensiblement plus, ça ne devrait donc pas poser de problème.
Il faut donc déjà assurer le statique, et voir à partir de là si la marge en dynamique est suffisante.

Je vais continuer mes recherches pour voir si je trouve pas un PMOS plus favorable que ceux-ci.

[Tropique]

Faire dissipper 105w à des transistors de 150W est presque impossible: déjà, rien que la Rth du montage va prendre presque toute la marge, et il faudra un radiateur infini pour y arriver.
En général, pour rester confortable, on se contente du quart ou du tiers, dans les cas extrêmes (ventilation forcée...) on va à la moitié, mais plus c'est pratiquement intenable.

[eSb`]

Hmmm, j'ai encore cherché ce qui était disponible chez Vishay et au mieux, je trouve une puissance max. de 85W...

Multiplier les transistors ne me paraît pas être une solution géniale.

Je suppose que les solutions sont :
- Passer à une alimentation basée sur un canal N (en inversant le tout comme préconisé précédemment) me permettant d'avoir un plus grand choix.
- Changer totalement le type de transistor ? (Bipolaire ? IGBT ?) mais au risque de devoir changer le tout : /.

Enfin, s'il y a des références où je peux trouver des infos sur ce genre d'alimentation "haute-tension" rapide (a priori, on exclut les alimentations à découpage pour la rapidité de réaction), ça m'intéresse.

Merci ; )

[eSb`]

Aussi (trop tard pour poster : /), au niveau du Rth, comment va-t-il prendre la marge ?

[Tropique]

Il y a des 150W au moins, il faut un peu chercher:
http://www.fairchildsemi.com/ds/FQ/FQA9P25.pdf
Pas autant de choix qu'en N, mais ça se trouve. Multiplier les transistors n'est pas une mauvaise solution non plus, on met en // les résistances thermiques parasites.


Les MOS sont les plus robustes sur le plan de la SOA, et la vitesse va être essentiellement déterminée par l'asservissement, quelque soit la techno adoptée.