FPGA, traitement du signal

[elec_cup]

Bonjour tout le monde !!

Pour la réalisation d'un projet, mon entreprise a un kit de développement de chez Xilinx basé sur la carte ML605. Il est basé sur un FPGA Virtex-6 XC6VLX240T-1FFG1156 C Engineering Sample qui possède 241 152 cellules logiques et 600 entrées/sorties possibles.

Ainsi, j'aurais quelques questions à vous poser:

-Cette question a plus un coté pratique ... pour la réalisation finale de la carte :
Est-il facile d'implanter ce composant FPGA sur un circuit imprimé ?
Je veux dire par là, y a-t-il des plaques en circuit imprimé toutes faîtes de chez 'Xilinx' où il y aurait un support, où on aurait plus qu'a placer le FPGA comme avec les circuits intégrés?
Parce que il y a beaucoup de pattes !
Les montages extérieurs (l'horloge donc quartz, condensateurs, ...), sont-ils facile à souder, peut-t-on les réaliser à la main?


-Comme on doit mesurer le temps de montée et de descente, d'un signal de période 50 ns, la fréquence d'échantillonnage sera-t-elle assez grande ?
Peut-on avoir un échantillonnage tous les nanosecondes ?
Sachant qu'il faut plusieurs coups d'horloge pour réaliser un cycle, est-ce possible au niveau de la rapidité du circuit ?
Y a-t-il une limite/quelle est la fréquence max de cette échantillonnage ?

Cordialement

Delalin Ambroise
-----

[Jack]

Le rapport avec l'informatique et la programmation étant assez éloigné du sujet, je transfère en électronique

[inviteda3670f6]

Pour souder ton composant, ça dépend du type de boîtier. Néanmoins on trouve beaucoup de supports à souder pour les gros boîtiers, mais ils sont très chers.
Ensuite pour ton appli, il faudrait commencer par regarder les caractéristiques de ton FPGA, notament en terme de vitesse. Pour info, échantillonner à 1ns, sous entend une horloge à 1GHz.
Tu pourras mesurer tes temps de montée avec un bon oscillo, de bande passante largement supérieure au 20MHz de ton signal.
Pour tes questions sur l'échantillonnage, il faudrait préciser le type de signal, sa bande passante, sa forme d'onde. Je ne vois pas trop ce qui justifie une horloge de 1GHz pour échantillonner un signal périodique de 20MHz. A moins que celui-ci ne possède des harmoniques à n'en plus finir. Cela dit, si le signal est carré, il devient inutile de l'échantillonner, ou alors il faudrait préciser le contexte.
A plus

[jiherve]

Bonsoir,
Ton FPGA est en BGA donc bobo pour la réalisation du CI et la brasure si tu n'as pas accès à un logiciel de CAO et un four ad hoc.
Échantillonner à 1GHz il ne faut même pas y penser un Virtex6 plafonne de façon utile à quelques centaines de MHz et c'est un circuit digital pur , pas d'ADC, donc la notion d'échantillonnage me semble hors sujet.
JR

[A voir en vidéo sur Futura]

[elec_cup]

Merci de vos réponse. J'ai été voir un ingénieur chercheur qui m'a orienté, en plus de vous, sur le sujet.
Maintenant j'aurais une autre question...
Je voudrais simuler une tension de référence à l'entrée de mon FPGA.
Ce n'est pas in bit, ou in std_logic vector. Quelle est la commande ?
De plus pour l'affectation, quel est-elle ? ex: pour std_logic_vector c'est : s<='0'. Dans le cas d'une tension, quelle sera l'annotation.
Quelle est la plage de tension d'une entrée FPGA?
Cette tension de référence permettra, entre autre, de commander le rapport cyclique d'un signal carré.
Comment m'y prendre ?
Pour moi==> convertir la tension en une nombre binaire. Créer un compteur qui comptera jusque ce nombre binaire.
Qu'en pensez-vous ?

[jiherve]

Bonsoir,
toi pas lire réponse!
Un FPGA c'est un circuit logique qui ne traite que des signaux logiques (0,1 dans le standard I/O choisi), il ne manipule donc pas de tensions analogiques (sauf exception marginale chez Actel et Lattice) donc ce que tu espères faire est impossible. La seule solution serait un signal PWM et un dispositif de mesure (périodemètre) ad hoc dans le FPGA.
JR

[bobflux]

Pour souder ton composant, ça dépend du type de boîtier. Néanmoins on trouve beaucoup de supports à souder pour les gros boîtiers, mais ils sont très chers.

Et attention à l'intégrité du signal...

La raison pour laquelle on met un chip comme ça, c'est que l'application ne peut pas marcher sans.

Si l'application peut marcher sans, on met quelque chose de plus simple et moins cher, Xilinx fait des "petites" fpga (spartan-3 et spartan-6) en boîtier à pattes faciles à utiliser, et qui sont déjà d'une puissance énorme...