diviseur de frequence par 50

[invitecad1e610]

bonjour,
je veux réaliser un diviseur de frequence par 50 a l'aide de deux compteur synchrones (modulo 5 et modulo 10).

le principe c'est que quand le modulo 10 arrive a 9, le modulo 5 s'incremente une fois et ainsi de suite. voici le schema:



Donc la fréquence d'entrée c'est H, et la fréquence de sortie c'est Q7.
logiquement je doit avoir Q7=H/50. mais quand je fais la simulation du circuit (sous QUARTUS) :



Lorsque je compare H et Q7, je trouve que 37 impulsion de H vaut une seul impultion de Q7, est c'est pas ça ce que je veux , je cherche une 50 impulsion de H pour une seul impultion de Q7.

merci d'avance
-----

[invite00e5225f]

Salut

Si tu veux un diviseur par 50 sous Quartus, il y a déjà un composant qui fait ça, c'est le 7456.Tu peux également ouvrir le fichier qui lui correspond pour voir "l'intérieur" du circuit si tu veux t'amuser à comprendre..

[invitecad1e610]

le 7456 se compose de bascules D, moi je travail avec les JK. Si le professeur pouvait accepter d'utiliser ce 7456 mon problème sera résolut, mais ...

le photos ne s'affichent pas voici les liens:

schéma :
https://www.hebergeur-images.fr/images/1034791557.png
simulation :
Cliquez ici pour voir mon image
Je voudrai juste savoir si la structure que j'ai fais est logique ou pas.
merci.

[f6bes]

Bjr à toi,
Diviser par 50 est une chose.
Connaitre la fréquence à diviser en est une autre !
Diviser 50 hertzs , c'est pas pareil que diviser ..5 Mhz .
A+

[A voir en vidéo sur Futura]

[invitecad1e610]

oui mais moi je veux réaliser un circuit qui divise un fréquence quelquonque, peut importe c sa valeur. il a une horloge en entrée qui emet des impultions, a la sortir le circuit renvoie des les memes impultions de l'horloge mais qui sont ralentis 50 fois
merci

[bobflux]

Là tu fais de la logique asynchrone, puisque tu envoies la sortie d'un circuit sur l'horloge d'un autre. Ça peut marcher en simulation, mais en réalité rien ne garantit que les fronts aux entrées de la porte ET seront parfaitement synchrones, donc la sortie de la porte ET peut contenir plusieurs états indéterminés lors des transitions. En gros, ça ne marche pas.

Soit tu utilises de la logique synchrone, soit tu utilises simplement la sortie du premier compteur comme entrée du suivant (Q4 du premier compteur sur H du deuxième) et tu auras l'horloge divisée par 50 sur la sortie Q3 du 2ème compteur.

Ce serait beaucoup plus simple de rester en logique synchrone et d'instancier un compteur 6 bits en verilog ou vhdl directement ceci dit...

[f6bes]

oui mais moi je veux réaliser un circuit qui divise un fréquence quelquonque, peut importe c sa valeur.
merci

Bjr à toi,
Malheureusement ça ne fonctionne pas pour n'importe quelle fréquence !
Il y va de la "rapidité" de ton diviseur.
Donc la valeur maxi de la fréquence a son importance vis à vis du systéme de division.
Si ton diviseur mets 2 microsecondes pour compter UNE implusion, il sera incapable de compter des implusions de ...1 microseconde.
A+