74**74 avec front descendant

[Anduriel]

Bonjour,

Quelqu'un pourrait-il m'indiquer un composant ayant le même rôle qu'un 74HC74 mais qui réagit aussi sur front déscendant?

Merci
-----

[Tropique]

Bonsoir,

Réagir aussi sur un flanc descendant me semble difficile. Il y a peut-être certains chips de "specialty logic" très confidentiels qui le font, mais même dans ce cas, ce sera introuvable.
Pour le faire à partir d'un positive ou negative edge, il suffit d'un XOR avec un petit retard.
Si c'est un negative edge simple qu'il te faut, tous les FF's orientés logique asynchrone le sont: le 7473 p.ex., ou le 7478 comme on peut le voir dans cette liste:
http://en.wikipedia.org/wiki/List_of...rated_circuits
Attention que les circuits asynchrones sont en désuétude, et risquent de ne pas se retrouver dans les familles plus modernes.
Mais un inverseur suffit à transformer n'importe quel circuit en son opposé, ce n'est pas un vrai problème.

[Anduriel]

J'ai tellement l'impression que tout est possible en electronique, que j'en oublie de me demander si ça existe...

Bon, c'est vrai que l'idée du non et or fonctionne, j'aurais du y penser!

Merci à toi.

[Anduriel]

J'ai cherché un peu cette histoire de retard, voila ce que j'ai fait.

Cependant je me demandais si ce n'était pas "génant" que le signal en sortie ne soit pas parfaitement carré, sera-il reconnu par le 47hc47?

Par ailleurs, quel est le retard minimal à satisfaire pour qu'il soit reconnu et pris en compte? J'ai vu que R=1/(2.Pi.f.C), mais je ne sais pas trop quoi prendre pour f, étant donné que mon signal est un pulse dépendant du choix de l'utilisateur, donc très variable (2s, 5s...) Peux tu me dire comme choisir R et C?

Merci

[A voir en vidéo sur Futura]

[Tropique]

Je n'ai pas parlé d'AOP, mais de XOR ou XNOR.
Voir exemple p5 de ce document:
http://www.onsemi.com/pub_link/Collateral/AND8408-D.PDF

[Anduriel]

Ca gère! Y'a vraiment des gens doués!!

Merci

[Anduriel]

Par contre je lis

Note that the delay times td1 and td2 of the dual
delay circuit will not be equivalent due to the hysteresis of
the Schmitt trigger inputs.

Du coup on peut pas vraiment estimer les deux durées? J'imagine que c'est environ égal à RC, mais en quoi diffère td2 de td1 quand c'est non spécifié? Autrement, la durée du pulse nécessaire pour activer le 74HC74 est indiqué dans la datasheet?

Merci

[Tropique]

Il faut mettre un peu d'ordre dans tes idées: ce que tu veux n'est pas générer des délais en tant que tels (pour doubler une fréquence p.ex.), juste réagir aux flancs des deux polarités (si j'ai bien compris, ce qui ne semble pas assuré).

Par conséquent, il suffit de rendre le délai négligeable par rapport au contexte, et ce sera bon.
La limite inférieure est imposée par la vitesse de la famille logique choisie, il ne faudrait pas descendre sous une constante RC<2x le délai de propagation.
Mais avec les familles logiques modernes, cela laisse normalement de la marge.

[Anduriel]

D'accord, merci pour ton aide Tropique