Aide schemas portes logiques

[invite50b9399a]

Bonjour a tous,

je me posais pas mal de questions sur le fonctionnement d'un ordianteur et me suis donc mis a lire des infos a ce propos. J'en arrive aux portes logiques, et comme ce n'est pas bien difficile, je commence a schematiser les portes ET OU et NON avec des portes NAND et NOR. Bref, je me demande ensuite comment schematiser une porte ET en "profondeur" (avec des PMOS et NMOS seulement). La, bien sur, sa ce complique. N'ayant pas vraiment idee par ou commencer ; je fouille un peu sur le net et trouve ce site. Bref, j'essaie de comprendre le schema pour une porte nand par example, seulement je ne sais pas comment le lire...! Et c'est la que vous intervenez...

Je parle donc de ce schema :


J'ai eu des cours sur l'electricite l'annee derniere en 1ere S, mais les schema sont differents (et mon professeur etait terrible... ).
Ce que j'ai dedui (et qui peut etre faux) est que le 1 represent le courant, le 0, la ou il n'y en aura pas. Je me demande si l'on suis simplement les 'fils' et comment cela ce passe quand ils se croisent.
Aussi je pensais que la 'boule' signifie un intersection reele quand un croisement sans 'boule' voudrais dire que les 'fils' ne se toucheraient pas.
(Je sais mon vocabulaire n'est pas terrible en la matiere).

Bref j'espere que vous comprendrez ce que je veux dire, et que vous aurez des reponses. Si vous ne comprenez pas, j'essaierais de "rephraser(?)" (rephrase en anglais, j'ai oublie le mot francais).
Merci!


PS : je ne savais pas si c'est le bon endrois pour poster ce genre de question, mais rien ne parraissait correspondre dans le forum 'Informatique'. Aussi, desole pour le manque d'accent, vivant au Canada pour cette annee, le clavier anglophone ne me permet pas de les ecrire.
-----

[invitee05a3fcc]

Faut rajouter des trucs à ton schéma ....

• Un transistor sans boule représente un NMOS. La résistance Drain-Source est nulle si la tension grille-source est égale à Vdd, sinon, elle est infinie
• Le transistor avec une boule représente un PMOS. La résistance Drain-Source est nulle si la tension grille-source est égale à -Vdd, sinon, elle est infinie

Donc un transistor PMOS, fonctionne comme un NMOS ... mais en inversant le drain et la source ....et en inversant toutes les tensions et courants

PS : Grosse erreur sur mon schéma ... il faut inverser Vss et Vdd

A toi de réflectionner maintenant !

[polo974]

Sur le site, il y a aussi le schéma de l'inverseur. ça peut être utile...

En gros sur un mos, c'est la tension de la gate par rapport à la source qui décide si ça passe ou ça isole entre source et drain.

pour le Pmos, il faut une tension de gate assez négative (la source est en haut sur le schéma)
pour le Nmos, il faut une tension de gate assez positive (la source est en bas le schéma).

[invite50b9399a]

Merci pour vos reponses, j'ai compris comment ca marche. En fait, j'avais pris les transitors NMOS pour des PMOS, et les PMOS pour des NMOS. Du coup, sa marche mieux....
Juste une question, qu'est ce que Vss et Vdd? Je pourrais chercher sur google, mais si j'ai les reponses ici, c'et aussi bien...

[A voir en vidéo sur Futura]

[invitee05a3fcc]

Par coutume ......
- Vss est la tension 0V de référence
- Vdd est la tension d'alimentation positive