Réalisation d'une carte basée sur un PIC32MX

[schneiderj]

Merci pour vos réponses.

Pour la liaison entre le DP et le RJ45:
- c'était carrément mieux sur ton premier routage.

Pour ce nouveau routage j'ai repris celui de la carte de démonstration de National Semiconducteur (www.ti.com/litv/zip/snlc033 et http://www.ti.com/product/DP83848C) : j'ai trouvé que l’implémentation des composants en 0603 était pas mal du tout du point de vu occupation de la carte. Mais les signaux sont moins symétriques..., mais comme c'est le concepteur du DP84838C, je me suis dit que cela devait le faire.
Sauf que je n'ai pas leur moyen pour contrôler l'impédance de mes liaisons. Il est donc probable que la première solution (reprise de l'implémentation de microchip) soit plus robuste.
Savez-vous s'il est possible de récupérer une partie du routage d'une carte version 1 vers une autre version ?

Merci pour les liens, je vais faire quelques calculs afin de vérifier les valeurs théorique de mon routage avec les spécifications demandés pour ce circuit.

ensuite j'aurais collé les vias très proche des résistances de liaison

Est-ce que la disposition des vias (celles placées entre le DP et le PIC) sont assez proches des résistances, ou est-ce que je dois encore les rapprocher ?

enfin je me débrouillerais pour avoir à peu près la même longueur sur tous les fils RMII

La vache (si je puis me permettre !), cela ne va pas être facile.
Le CLK est pour l'instant non routé, pas simple d'avoir la même longueur pour les deux connexions !

Jean-Marie
-----

[schneiderj]

Salut,

Il existe effectivement des ports expander I2C et SPI : http://www.microchip.com/ParamChartS...g=en&pageId=79

Attention au routage du RMII à 50MHz....
Concernant la résistance Rbias..la datasheet de NS ne dit je crois pas grand chose à ce sujet. J'avais trouvé un commentaire sur l'ENCxxx ( controleur ethernet externe) :
“The resistor influences the TPOUT+/- signal amplitude. The RBIAS resistor should be placed as close as possible to the chip with no immediately adjacent signal traces in order to prevent noise capacitively coupling into the pin and affecting the transmit behavior. It is recommended that the resistor be a surface mount type”

Fais attention à la valeur de Rbias et de sa tolérance.

Il existe des cartes sur le marché qui utilisent des PIC32MX795. N'hésites pas à jeter un coup d'oeil au placement des composants.

Merci pour ces informations. Je vais regarder de plus près le choix et le positionnement de cette résistance.
pour ce qui est cartes que l'on peut voir sur le net, il y en a mais tout de même pas des masses et souvent avec une prise de vue qui donne peu d'information. Mais point intéressante : quelques unes ne semblent pas respecter les recommandations de routage pour les paires RX et TX.

Et hormis la carte que j'ai mis en lien un peu plus tôt (celle de NS), il y en a quelques autres qui ne comporte que la partie physique et RJ45. Est-ce que cela signifie que finalement la sensibilité de la liaison microcontrolleur/trancevier n'est pas si importante que cela ? Ou est-ce qu'ils prennent d'autres précautions pour sécuriser cette connexion ?

jlcms : tu as effectivement raison. une disposition comme tu le suggères est nettement plus simple à router (à priori, car je n'ai pas encore commencé avec cette nouvelle base) :
.

Je vais m'y attaquer dans la semaine à venir.
Jean-Marie

[invitef9ccb542]

Bonsoir,

Pour tout ce qui est liaison DP vers RJ45 rien n'est vraiment critique, sauf si l'on veut garantir que tout ce passera bien dans un câble de 100m (voir plus). Pour les petites longueurs de câble et pour du 100Mbits ça marche presque tout le temps.

En revanche entre le DP et le pic il faut faire attention aux 5 signaux X1, RXD0, RXD1, TXD0 et TXD1 (les garder les plus courts possible, éviter trop de vias, et coller les résistances aux composants). Et surtout il faut que l'horloge 50MHz arrive en même temps sur le DP et le pic. Je pense qu'une tolérance de 1ns doit être acceptable et à ~7ns/m c'est à partir de ~10cm de différence que les choses doivent se gâter. Donc il ne faut pas trop dépasser 2cm de différence de longueur.

[invite7b856968]

Bonjour,
Je trouve ce projet sur la famille des PIC32 très intéressant étant donné qu'il se pourrait que je les utilise dans mon projet sur la conception de calculateur central (automobile).J' avoue que je ne suis pas très familié avec les PIC32 mais j'essayerai d'apporter ma contribution comme il se doit
Bon courage

[schneiderj]

Bonsoir,

je viens de regarder dans le détail le routage du starter kit : les signaux TX ne sont pas du tout symétriques, et en plus les vias sont du coté 32MX. Que penses-tu de cela ?

L'extrait du couches avec élimination des infos non utiles ici :



Jean-Marie

[invitef9ccb542]

Bonsoir,

Dans le post #24 je t'indiquais déjà que toutes les précautions n'étaient pas prise dans l'ESK.
En ce qui concerne les longueurs on ne voit qu'une couche et après les vias les longueurs s'équilibrent peut-être?

Pour les vias l'important est de ne pas les mettre au milieu d'une ligne (du coté du DP ou du PIC peu importe)

En tout cas, il ne faut pas trop s'inquiéter, ça marchera toujours! En revanche si tu as la possibilité de bien conserver les longueurs TXD0 et TXD1 égales, il faut le faire!

Pour la liaison RMII, il y a aussi une autre possibilité pour faciliter le routage c'est d'utiliser les broches "alternate" nommées ATXD0, ATXD1, ...

[schneiderj]

Merci pour ces précisions.

Une question du même type que la dernière : dans toutes ces documents, microchip précise qu'il faut placer les capacités directement sur les entrées VSS et VCC du microcontrolleur et je constate qu'ils ne le font pas systématiquement, plutôt jamais pour leur kit. Les capacité sont sur la face inférieur et lié au microcontrolleur par des vias.

Olimex dont j'ai plusieurs cartes place bien les capacités directement en liaison avec le PIC32, sans via sur le routage pour aller cherher VCC : les vias sont placées après la capacité. Par contre elles sont plus loin du microcontrolleur que dans le cas des kit de Microchip.

Donc ma question est : qu'elle est le meilleur compromis ? Avec via juste à côté (enfin dessous), plus loin sans via ?

Jean-Marie

[invitef9ccb542]

Voici comment je procède pour les condos:

Je place en face de chaque broche +VDD un condo, si j'ai un VSS (GND) à coté je le route sur le condo.
après je mets un plan de masse, et une liaison entre tous les +VDD (plan de masse ou plutôt une piste)

Pour de TQFP je mets tout du même coté, pour des BGA je mets les condos dessous

[schneiderj]

Bonsoir et merci pour cette exemple.

J'ai eu un peu de temps ce soir et voici le résultat (vous pouvez cliquer sur l'image pour avoir la version pdf):



Pour ce qui est des vias, est-ce que l'on peut les placer sous les pads, comme c'est le cas pour les brochages BGA ?

Jean-Marie

[invitef9ccb542]

Bonsoir,

Ça commence à s'organiser...
Pour les vias, peu importe. Ce qui compte surtout c'est la liaison entre le + du condo et la broche d'alim du PIC. Il faut que cette liaison soit la moins inductive possible donc la plus courte. C'est le cas sur le routage proposé et c'est bien. Comme ça lors des appels de courant du pic les charges électrique sont tout des suite dispo. On peut ensuit avoir une liaison plus longue entre le condo et le +3.3V.

Il y a cependant sur ce routage une petite incohérence. En effet les liaisons entre le DP et le RJ45 ne sont pas faites de manière différentielle (les paires ne sont pas "collées") alors que les pistes entre le PIC et le DP semblent être routées comme du différentiel. En fait c'est le contraire qu'il faudrait faire, à savoir, coller le TX+ avec le TX- (et le RX+ avec le RX-) entre le DP et le RJ45, et surtout écarter le ERXD0 du ERXD1 ( et le ETXD0 du ETXD1) entre le DP et le PIC.

Pour bien comprendre, sur une liaison différentielle (RX+/RX- ou TX+/TX- entre DP et RJ) c'est le même signal qui est transmis sur chaque brin de la paire (juste avec un sens opposé), il n'y a donc pas de diaphonie possible. Le fait de rapprocher le + du - permet d'annuler le champ magnétique produit et inversement d'être insensible aux perturbations électromagnétique.
En revanche dans le cas des liaisons parallèles, ERXD0 et ERXD1 ne porte pas le même signal et peuvent interférer entre eux. Il n'est donc pas souhaitable de les coller aux limites de l'isolation. Toutefois comme il s'agit d'une liaison synchrone avec une horloge c'est presque sans importance.

[schneiderj]

Pour ce qui est qui est du routage en différentiel entre ERXD0 et ERXD1, c'est exacte : je l'ai bien fait avec l'utilisation de cette propriété d'Eagle ! Je venais de lire les explications concernant l'utilisation de cette propriété "routage différentiel" et comme je ne maitrise pas les subtilités nécessaires pour faire un "bon montage" je me suis dit "pourquoi ne pas utiliser cette fonctionnalité pour router ces quatre pistes afin d'avoir une longueur presque identique".

Donc erreur qui doit être assez grossière ! Je vais donc rerouter ces huit pistes, afin d'avoir le circuit le plus correcte possible.
Et ce qui est superb, c'est que je vais le faire en meilleur connaissance de cause ! Donc merci pour ces explications.

Je pense que je ne vais pas finir ce routage avant 3 ou 4 semaines, mais il faut que j'avance sur la partir soft et que je puisse tester la partie RS232. A1fin de vérifier que la partie hard fonctionne, je vais faire faire un tirage de cette partie du circuit, avec l'ajout d'une mémoire de type flash. Je posterai une image de ce schéma ce soir.

Jean-Marie

[schneiderj]

Bonjour,

bon je n'ai pas répondu dans la soirée... le week end (long) est venu intercalée avec en prime pour le retour une gréve des contrôleurs aériens .
Bilan : arrivé à Charles de Gaulle à 1 heure 30 ce matin au lieu de 20 heures ! plus la deuxième fournée partie avec le CE qui arrivait une heure plus tard, mais pas moyen de leur trouver un bus pour le retour ! Nous les avons attendu... ils n'allaient tout de même finir la nuit à RCG !
Bref, une fin de week end gâchée.

J'ai tout de même profité de ces attentes pour mettre au propre ce dont je vous parlais : la partie I2C et RS232. Ce qui donne :

RS232 schéma.jpg
RS232 route.jpg

Toujours avec le même principe : le fichier pdf en lien avec l'image.

Avez-vous des commentaires par rapport à ce petit circuit : par rapport au plan de masse en particulier.
Et est-il utile d'avoir un deuxième plan de masse sur la partie supérieur ? ou un plan 5 volts ?
Ces deux questions ne concernent pas uniquement ce montage, mais se veulent plus générales !

Jean-Marie

NB : une dernière question. La société avec laquelle je travail propose les solution suivantes :

• HASL -Hot Air Solder Leveling
• Lead free HASL - Hot Air Solder Leveling with lead free solder
• ENIG - Electrolytic Ni/Immersion Gold
• OSP - Organic Solderability Preservatives
• Immersion Tin
• Immersion Silver

J'ai jusqu'à présent demandé un finition HASL, mais la surface qui n'est pas tout à fait plate ne facilite par la mise en place des composants. J'ai demandé (une seule fois) une finition immersion dans l'étain. C'est superb ! Mais cher...
Et vous quelle solution utilisez-vous ?

[schneiderj]

Bonjour,

jlcms, je viens de rerouter la partie éthernet en tenant compte de tes dernières remarques :



Qu'en penses-tu ?

Jean-Marie

[invitef9ccb542]

Très bien,

Il faut juste enlever les angles droits sur les pistes de liaison DP vers RJ45, et n'avoir que des changements de direction à 45°.

[schneiderj]

Bonsoir,

voici la suite. Routage normalement terminé, il me reste à terminer la mise en place des noms des composants, labelliser le CI...

Voici le résultat (le fichier pdf pour ceux que cela intéresse, avec en plus le plan de masse et le plan VCC) :

Pièce jointe 179799

Merci de me faire part de vos remarques !

Depuis cette date j'ai refais pas mal d'essai avec l'adaptateur pour TQFP 100, et cherché à comprendre pourquoi l'un de mes deux montages fonctionne au ralenti .
J'ai donc soudé, dessoudé et mis en place trois autres CI... sur les cinq, un seul fonctionne effectivement à 80 MHz ! Tous les autres sont à 8 MHz. Conclusion : quatre cartes sont passées sur l'oscillateur interne. J'ai donc supprimé le quartz et j'utilise cet oscillateur, mais la précision n'est pas au rendez-vous : environs 1% entre le montage le plus rapide et le plus lent.

Pas géniale, mais cela fonctionne.

Jean-Marie

[invite5637435c]

Salut,

il y aurait beaucoup à redire sur ton routage sans vouloir être désagréable donc ne prend pas mal mes critiques.
Tu as des pistes qui font le tour de la carte et qui en plus longent les bords, ça n'est pas bon du tout.
Tu as juste un trou de fixation?
Les pistes ne sont pas tracées à 45°, il y a un peu de tout.
Des pistes cheminent en parallèle, pas bon du tout.

jlcms ta façon de relier les gnd du µC aux condensateurs de découplage n'est pas correct
Pas de liaisons filaires inutiles, TOUT doit se faire par vias directement sur le plan de masse, sauf quelques cas exceptionnels.
Il y a pas mal de boulot pour remettre tout d'équerre.

Ma note -> 8/20

[schneiderj]

Bonsoir Hulk !

Je ne le prends pas mal : j’essaie d'apprendre et si il n'y a pas de critiques, je ne risque pas de faire beaucoup de progrès. Car lire de la documentation, même si elle est de bonne qualité ne remplace pas l'expérience. Et pour ce qui est de la documentation, j'ai trouvé pas mal de documents, mais aucun de bien construit comme pourrait l'être un cour sur le sujet. Je suis donc encore à la recherche d'un document générale sur le sujet (même en anglais) !

Salut,

il y aurait beaucoup à redire sur ton routage sans vouloir être désagréable donc ne prend pas mal mes critiques.
Tu as des pistes qui font le tour de la carte et qui en plus longent les bords, ça n'est pas bon du tout.
Tu as juste un trou de fixation?

il n'y a qu'un trou de fixation... car je n'ai plus de place : même ce trou est bien petit.

Les pistes ne sont pas tracées à 45°, il y a un peu de tout.
Des pistes cheminent en parallèle, pas bon du tout.

Là tu parles des pistes qui sont sur la même couche ou des pistes parallèles entre les couches 1 et 16 (question probablement trouvée ridicule, mais je n'ai pas peur de la poser) ?

jlcms ta façon de relier les gnd du µC aux condensateurs de découplage n'est pas correct
Pas de liaisons filaires inutiles, TOUT doit se faire par vias directement sur le plan de masse, sauf quelques cas exceptionnels.

Donc les vias doivent être directement sous le condensateur. Est-ce que ma compréhension est correcte ?

Il y a pas mal de boulot pour remettre tout d'équerre.

Ma note -> 8/20

Le 8/20 me va bien pour l'instant ! Même si ce n'est pas le niveau que je viserai in fine .

Et bien nous allons reprendre ce routage . Si c'est pour faire mieux, il n'y a pas de problème .

Jean-Marie

[invitef9ccb542]

Des pistes cheminent en parallèle, pas bon du tout.

C'est faux pour les liaisons différentielles, et juste pour le reste.

jlcms ta façon de relier les gnd du µC aux condensateurs de découplage n'est pas correct
Pas de liaisons filaires inutiles, TOUT doit se faire par vias directement sur le plan de masse, sauf quelques cas exceptionnels.

Tu as raison les broches GND du µC doivent aller directement au plan de masse et les broches GND des condos aussi. En revanche il faut relier le + du condo au plan d'alim et ensuite le + de chaque broche VDD du µC au + de chaque condo. Il faut que chaque appel de courant soit pris dans le condo plutôt que dans l'alim collective.

[schneiderj]

C'est faux pour les liaisons différentielles, et juste pour le reste.



Tu as raison les broches GND du µC doivent aller directement au plan de masse et les broches GND des condos aussi. En revanche il faut relier le + du condo au plan d'alim et ensuite le + de chaque broche VDD du µC au + de chaque condo. Il faut que chaque appel de courant soit pris dans le condo plutôt que dans l'alim collective.

Bonsoir,

je m'interroge pour les pistes parallèles : comment faire pour les éviter sans pour autant avoir besoin d'une place monstrueuse pour réaliser le routage ?
Et des postes parallèles il y en a sur pratiquement tous les pcb. Juste un exemple : http://lh6.ggpht.com/_SmPqoQH6S8Q/TN...FI8918W_04.jpg.

Est-ce que cette règle dépend de la nature des signaux (fréquences) ?

Jean-Marie

[schneiderj]

Je viens de trouver ce document que je trouve très intéressant.
Ainsi que celui-ci.

Qu'en pensez-vous ?

Jean-Marie

[schneiderj]

Rebonsoir,

voici ce que je viens de faire du côté de la liaison RS232 et découplage du PIC32MX... mais j'en toujours des pistes qui sont paralléles :

Routage_25-04-12-1.jpg

et pour la partie I2C :

Routage_25-04-12-2.jpg

Est-ce mieux ?

Jean-Marie

[invitef9ccb542]

Bonsoir,

Pour les pistes parallèles il faut arrêter de se faire trop de noeuds au cerveau.
Il s'agit principalement d'éviter la diaphonie entre les signaux.
Toutefois s'il s'agit de signaux fonctionnant avec une même horloge, alors il n'y a pas de diaphonie possible (tout commute en même temps). Par exemple sur un bus de donnée 8 bits les 8 fils de données peuvent être collés et parallèle, en revanche il faut peut être éloigner les fils d'adresses des fils de données.
Cela ne dépend pas de la fréquence mais du temps de monté des signaux et des courants mis en jeux (le champ électromagnétique est proportionnel au dI/dt).

Dans le cas de cette carte il faut juste écarter les liaisons entre le DP et le pic du reste.

Les documents que tu as trouvé concernent surtout la CEM, et avant de jouer avec le routage il faudrait déjà mettre des ferrites un peu partout.

[schneiderj]

Dans le cas de cette carte il faut juste écarter les liaisons entre le DP et le pic du reste.

Les documents que tu as trouvé concernent surtout la CEM, et avant de jouer avec le routage il faudrait déjà mettre des ferrites un peu partout.

D'après ce que je viens de lire, écarter correspond à 3 fois la largeur de la piste. Est-ce suffisant ?
Mettre des ferrites un peu partout : est-ce que tu peux préciser ?

Merci pour ton aide,
Jean-Marie

[invite5637435c]

il n'y a qu'un trou de fixation... car je n'ai plus de place : même ce trou est bien petit.

A moins d'une bonne raison du contraire il faut des trous de fixation sur une carte.
Il y a de la place sur ta carte, en tout cas on peut en trouver.

Là tu parles des pistes qui sont sur la même couche ou des pistes parallèles entre les couches 1 et 16 (question probablement trouvée ridicule, mais je n'ai pas peur de la poser) ?

Je parle des pistes dont les signaux ne sont pas synchrones évidemment, comme le précisait jlcms.

Donc les vias doivent être directement sous le condensateur. Est-ce que ma compréhension est correcte ?

Pas dessous mais juste à coté du pad de masse.
(voir l'exemple en dessin qu'a posté jlcms)

Le 8/20 me va bien pour l'instant ! Même si ce n'est pas le niveau que je viserai in fine .

Dans ce cas on devrait t'amener au moins à 16 tu as l'air motivé.

[invite5637435c]

Je ne sais pas si tu as posté ton schéma, je vais regarder et déjà il faut mettre au propre cette partie avant de s'attaquer à un nouveau placement éventuellement.
Il y a des fonctions à ne pas faire cohabiter de trop près et les composants utiles à la CEM doivent être prévus sur le schéma.
@+ donc.

Re,

bon j'ai récupéré des schémas sur tes premiers posts, j'espère qu'ils sont à jour.
Déjà une première remarque: il faut mettre un cartouche dans un schéma et utiliser le multipages question de lisibilité et de présentation.
Le cartouche contiendra le titre de la sous partie et d'éventuels éléments nécessaire à la compréhension de sa lecture.
C'est la première chose à déposer sur une feuille de schéma.

Pour cela tu vas dans composants puis tu cherches la bibliothèque "frame" puis tu choisis A4-LOC par exemple ou tout autre format de cartouche qui te conviendra.

Le multipages enfin sert à séparer les fonctions importantes pour une meilleure lisibilité là encore.
Il faudra utiliser les labels pour relier les nets entre chacune des pages.
Si tu ne sais pas comment faire je t'expliquerai.

[invite5637435c]

D'après ce que je viens de lire, écarter correspond à 3 fois la largeur de la piste. Est-ce suffisant ?
Mettre des ferrites un peu partout : est-ce que tu peux préciser ?

Merci pour ton aide,
Jean-Marie

Avant de poser une ferrite il faut faire l'analyse des signaux de la carte et ensuite des chemins possibles que les perturbations peuvent emprunter.
Chemins filaires pour les perturbations conduites et chemins électromagnétiques pour les perturbations émises ou reçues.
L'un se soigne avec des filtrages ad hoc et avec un dessin du circuit bien pensé, l'autre se soigne en évitant des couplages indésirables (proximité indésirables composants ou tracés).
Une bonne règle étant qu'il vaut mieux séparer les victimes des coupables
C'est pour cela qu'il faut avant tout bien étudier le schéma électrique et connaitre ce qui entre et sort de cette carte.

[invitef9ccb542]

Quelques remarques complémentaires:
Avant de s'intéresser à ce qui est rayonné ou reçu par rayonnement, il est très important de nettoyer toutes les perturbations qui sont conduites dans les lignes, principalement d'alimentation.
J'ai fait quelques essais CEM et le seul test vraiment difficile est celui des perturbations conduites dans les lignes.

Les condensateurs de découplage peuvent améliorer grandement la situation surtout si l'on mixe plusieurs valeurs avec, donc une couverture plus large fréquence.

Pour les signaux il est plus important de vérifier l'intégrité des signaux que de travailler les pistes. En effet l'ajout d'une résistance de liaison série ajouter à la capacité de charge du circuit receveur limite grandement le dI/dt. On peut remarquer que dans les exemples de liaison entre le DP et le PIC ces résistances sont déjà en place.

Les ferrites interviennent entre les connecteurs d'entrée et les ligne de signaux internes, attention il faut bien les choisir: bande fréquence, mode différentiel et mode commun. Certains fabriquants de ferrite aident bien dans ce choix (Wurth Elektronik).
Ensuite on peut placer des ferrites/inductances sur l'alim de certains circuits comme les oscillateurs, c'est possible car il consomment de manière constante au contraire d'un PIC.

[schneiderj]

Bonjour,

le 16/20 commence à me plaire, mais si je le décroche, il n'est pas sur que j'en sois responsable à 100% !

Le schéma du début de ce post n'est pas à jour, d'autant que je suis passé à la version Freemium d'eagle : comme tu le suggères chaque partie est sur une feuille à part.
Je viens d'ajouter un cartouche sur la première feuille, mais je le compléterai cela ce soir.

Voici les deux fichiers Eagle de ce projet : Schema P32 795.zip.

Jean-Marie

[schneiderj]

Encore moi.

Pour le routage des capacités je viens de trouver plusieurs documents qui font références aux mêmes travaux. De l'année 1980 à l'année 2000 la position des vias par rapport à la capacité a été modifiée d'une manière assez importante. Ceci est expliqué par la diminution de l'inductance lorsque lorsque ces vias sont rapprochées l'une de l'autre. Voici un court extrait :



L'un de ces auteurs prédis que l'avenir sera du côté des "buried vias"... afin de diminuer la longueur de celles-ci.

Bon je ne vous apprends rien, mais personnellement j'y trouve mon compte, car depuis hier j'ai appris pas mal de chose sur le routage (bon certains diront que cela n'est pas étonnant... vu le niveau de départ , ce à quoi je ne peux qu'adhérer ).

Jean-Marie

[invite5637435c]

Voila pourquoi je disais qu'une liaison au Vdd par une piste n'est pas bon