Les mémoires

[inviteafa9cf6f]

Voila j'ai un ex en ce qui concerne les mémoires avec le microprocesseur
j'ai comme donnée

Un microprocesseur de 8 bits pour le bus de donnée et 16 bit pour le bus d'adresse

j'ai 3 RAM de 4 Ko, 2 RAM de 2 Ko, 4 interfaces parallèle, 3 interfaces série, et 2 timer.

ce qui est demandé c'est de determiner l'espace adressable et le schemas de cablage

Alors pour le ram pas de problème :

si par exemple la structure et que le 3 RAM de 4 Ko sont les premiers donc :

RAM1 :
@ de début : 0000 en hexa
@ de fin : 0FFF

RAM2:

1000/1FFF

RAM3:

2000/2FFF

RAM4 ( 2 Ko )

3000/37FF

RAM5 ( 2 Ko )

3800/3FFF


mais pour les interfaces et le timer je ne sais pas comment je peux trouver l'espace adressable ?
-----

[Jack]

Ca manque cruellement d'info!
Combien d'adresses pour une interface série? Pour une parallèle? Pour le timer?

pour le câblage, quelles sont les contraintes? Puisque tu n'en donnes pas, on rentre tous (enfin presque, en fonction des questions précédentes) les signaux d'adresse dans un PAL est on ressort un CS par circuit à commander.

A+

[inviteafa9cf6f]

Ca manque cruellement d'info!
Combien d'adresses pour une interface série? Pour une parallèle? Pour le timer?

pour le câblage, quelles sont les contraintes? Puisque tu n'en donnes pas, on rentre tous (enfin presque, en fonction des questions précédentes) les signaux d'adresse dans un PAL est on ressort un CS par circuit à commander.

A+

Vraiment j'ai pas d'autre donnée et c'est ça qui m'a bloqué alors puisque c'est un microprocesseur 6880

en peut dire que l'interface parallèle est un bloc PIA et série est un bloc ACIA

sachant que PIA possède deux lignes d@ et ACIA 3 lignes d@

ça peut aider à résoudre le problème ?

[Jack]

bin oui, ça aide.Tu réserves par exemple des blocs de 4 octets consécutifs dans une zone libre de la map.

A+

[A voir en vidéo sur Futura]

[azad]

Et si ton processeur est de la famille 68XX alors tu peux aller te renseigner sur ses interfaces spécifiquement étudiée. Par exemple PIA 6821, Timer 6840

[inviteafa9cf6f]

Je vois, merci pour vous Jack et Azad

[invitee05a3fcc]

bin oui, ça aide.Tu réserves par exemple des blocs de 4 octets consécutifs dans une zone libre de la map.

Pour simplifier le décodage (et diminuer le nombre d'adresse dans le PAL), on peut réserver une zone de 2K octets (par exemple de 8000 à 87FF) pour le PIA. Tu adresses ton PIA aussi bien de 8000 à 8003 que de 8004 à 8007 etc etc

[azad]

Tiens ça me fait penser au 6821, du temps où il était de bon ton de l'utiliser : il y a une astuce dans l'adressage et la construction de la puce qui permet d'accéder je crois à 6 registres internes grâce à seulement deux pattes. Mais je ne m'en souviens plus. Corrigez moi, si je me trompe !

[Jack]

je ne sais pas si c'est le cas du 6821, mais il s'agit d'un mécanisme courant utilisant un registre dont certains bits permettent de faire une indirection vers d'autres possédant des adresses communes.

A+