Bonjour à toutes et à tous,
Par ce topic, je sollicite votre aide.
Je travaille actuellement sur un petit projet pour lequel je dois réaliser un petit filtrage.
Pour la conception électronique, le diagramme de Bode sous LTSpice doit respecter certaines contraintes déjà fixées, à savoir :
- à 10 KHz => je dois avoir 0 dB (+/- 2 dB)
- à 100 Khz => je dois avoir -20 dB (+/- 2 dB)
- à 1 Mhz => je dois avoir -50 dB (+/- 2 dB)
- à 10 Mhz => je dois avoir -110 dB (+/- 2 dB)
- à 100 Mhz => je dois avoir -165 dB (+/- 2 dB)
Lors de la simulation en temporelle, les principales contraintes sont :
- Tension max des pics : 40 V (impératif)
- Courant max : 3A
J'ai pour le moment réalisé le schéma de simulation joint et j'obtiens une courbe qui présente des pics qui ne respectent pas une des contraintes vitales au projet car j'atteins les 54V (cf. pièces jointes pour la courbe en temporel et en fréquentiel).
Auriez-vous une idée pour limiter ces pics de tension ?
Merci par avance pour votre attention !!
kAo
-----