Bonsoir
pour générer un testbench il suffit de pisser du VHDL qui générera une horloge et le reste et instanciera le composant (l'entité) à tester.
JR