adaptation de niveau sur deux bus differents

[invitea15164c3]

Bonjour à tous,

j'essaye d'adapter deux bus de données ayant des niveaux différents pour remplacer un montage existant.

1° Le montage existant permettait un dialogue entre un bus parallèle (IEEE 1284) et une carte propriétaire équipée d'un FPGA alimenté et fonctionnant en 5 VDC. Ceci fonctionne très bien depuis plusieurs années.

2° Pour des problèmes d'obsolescence du FPGA, nous sommes en train de redévelopper une carte identique mais équipée cette fois avec un FPGA qui est alimenté et fonctionnant en 3.3 VDC.

Pour nous interfacer nous avons mis entre le port parallèle (5VDC) et le FPGA (3.3VDC) un circuit 74LVT245 qui est capable alimenté en 3.3 VDC mais à la capacité de "Voir" 5 VDC sur ces entrées/sorties sans destructions. Mais nous avons des problèmes (aléatoires) communication et semble t-il seraient du à cette adaptation 5 VDC / 3.3 VDC.

Voici mes questions:
1° Lorsque je suis en écriture (Port// ==> FPGA):

• si le port parallèle n'est pas connecté au 74LVT245 (le câble en l'air), les données du bus parallèle ont un "Niveau haut" 1 logique qui est égale à 5 VDC (ce qui semble normal)
• si le port parallèle est connecté au 74LVT245, les données du bus parallèle ont un "Niveau haut" 1 logique qui est égale à 3.3 VDC.

Pourquoi ce niveau passe de 5 VDC à 3.3 VDC ? le 74LVT245 ne devrait rien faire dans ce sens...


1° Lorsque je suis en lecture (FPGA ==> Port// ):
Le 74LVT245 étant alimenté en 3.3 VDC il ne peut pas fournir plus que sa tension d'alimentation. Donc un "Niveau haut" à 3.3 VDC et non 5 VDC sur le port bus du port parallèle.

Le bus parallèle interprétera ce 3.3 VDC comme 1 niveau logique haut à 5 VDC ?

Si quelqu'un peut répondre à mes interrogations, ou si il connait un moyen fiable d'adaptation, ou simplement des idées je suis preneur.

merci a vous.
-----

[invitee05a3fcc]

un circuit 74LVT245 qui est capable alimenté en 3.3 VDC mais à la capacité de "Voir" 5 VDC sur ces entrées/sorties

C'est pas plutôt 74LVC245
http://www.farnell.com/datasheets/1997686.pdf
https://cdn-shop.adafruit.com/datasheets/txb0108.pdf
http://ww1.microchip.com/downloads/e...Doc/41285A.pdf
https://www.fairchildsemi.com/datash...74LCX16652.pdf

[albanxiii]

Bonjour,

Je sais qu'il existe des composants qui font le pont entre du 1,8 V et du 3,3 V. J'en utilise.... Cela doit se trouver en 3,3 V <-> 5,0 V.

Il faut faire attention à la vitesse des signaux.
Pour votre problème de niveau haut 3,3 V vu du côté 5,0 V, cela peut fonctionner ou pas. Il faut regarder les spécifications des entrées du côté 5,0 V, les plages de tensions correspondantes aux niveaux logiques 0 et 1 sont indiquées. Sinon, peut-être utiliser un pull-up.

@+

ps : une recherche rapide avec "level shifter" ou "level shifter circuit" donne des indications, http://jamesreubenknowles.com/level-...xperments-1741 qui présente plusieurs solutions, par exemple.

[jiherve]

Bonjour
pour interfacer du 3,3V vers du 5V en bidirectionnel il faut obligatoirement un translateur de niveau ayant deux alimentations , il n'y a pas de miracle.
Donc le second lien de Daudet ou équivalent ici :http://www.ti.com/lsds/ti/logic/bidi...products.page#.
ou là :http://www.ti.com/lsds/ti/interface/...amCriteria=no#
JR

[A voir en vidéo sur Futura]

[invitea15164c3]

bonjour et merci vous les gars..

OUI Daudet78, je me suis trompé dans la référence et le parlais bien du 74LVC245.

je vais me pencher vers ces translateurs de niveau de tension indiqué par daudet78, mais nous avions déjà utilisé un circuit de type TBX... (je sais plus lequel, et il avait été retiré du proto, je sais plus pourquoi).

Voici les dernières nouvelles qui répondent en partie aussi à mes questions.

Comme je vous l'avez dit ce développement consiste a une "modernisation" pour régler un problème obsolescence d'un FPGA qui n'existe plus dans sa version en 5 VDC. Ce développement a été fait il y a une 10éne d'années et adaptés sur les PC de l'époque.
Par conte nous avons changé de PC, il y a 2 ans environ, c'est le composant le plus ressent de nos systèmes, et qui explique peut être la suite.

Donc le PC que j'utilise pour mes manip est le PC qui est utilisé par toutes nos machines depuis 2 ans et qui dialoguent avec un FPGA en 5 VDC sans aucun problèmes. Pour info tous les codes informatiques embarqués ou pas sont identiques.


1° manip:
J'ai voulu voir comment se comportaient les niveaux du bus parallèle connecté directement sur un FPGA en 5 VDC. Cela pour me confirmer que tout était en 5 VDC et J'ai eus la surprise de voir que même dans cette configuration (PC 5VDC => FPGA 5VDC), les niveaux "haut" de la communication passe en 3.3 VDC durant le dialogue, et repasse en 5 VDC au "Repos".
Quand nous avons changé de PC et choisi en remplacement celui qui équipe actuellement nos systèmes, tous c'est bien passé et nous ne nous somme pas penché sur les niveaux ... ( on va pas se chercher des problèmes là ou on les voit pas !!).
Ce pc serait il adapté pour communiquer avec du 3.3 et du 5 VDC ?? Après recherche, des informations nous indiquant cela nous avait été communiqué par le passé, mais laissé de coté à l'époque!

Cela répond à la 1er question de mon post.
Ceci indique aussi qu'ont devraient pouvoir se connecter directement sur le FPGA 3.3VDC, manip faite ! et on détruit rien mais ça marche pas mieux !

2° manip:
j'ai voulu voir comment cela se comporterait en connectant un PC (vieux coucou!!) dont je suis sur que les niveaux du bus sont à 5 VDC.
On a connecté ce PC sur le FPGA (simplement au travers de résistance de 150 ohms, sur chaque data, comme indiqué dans le datasheet du FPGA si la source est en 5 VDC).
ça marche presque !! en fait encore une 10éne d'erreurs sur 200000 transaction de deux octets (un dans chaque sens pour la mise a point) je n'ai pas encore pu déterminer si ces erreurs sont c'est toujours en écriture ou en lecture ou quelconque!

voila ou j'en suis .. je continu a chercher

Merci a vous deux , et si d'autres idées vous passe par la tête ne vous gênait pas !

BBA+