Basse fréquence comme référence d'une PLL

[quentin08]

Bonjour,

Je travaille depuis quelques temps sur une PLL en synthétiseur de fréquences pour couvrir 5 MHz à 5.999 MHz par 1000 pas de 1 KHz autour d'un 4046 et son comparateur 3 états
La fréquence de référence est donc de 1 KHz
Seulement, à ces fréquences, l'électronique du diviseur programmable n'arrive pas à suivre.
D'après ce que j'ai mesuré, il me faudrait une prédivision par 4 avec un prescaler pour que ça fonctionne correctement.
Mais utiliser une prédivision par 4 implique de diviser aussi la référence par 4 soit 1 KHz/4 = 250 Hz
J'ai pas de problème de compréhension, jusque là, ça va.

Si je veux du 5.678 MHz = 5678 KHz :

Sans prescaler :

Référence * Division programmable = 5678 KHz
1 KHz * 5678 = 5678 KHz

Avec prescaler :

Référence * Division programmable * Division prescaler = 5678 KHz
250 Hz * 5678 * 4 = 5678 KHz, ça marche aussi

Mais il y a une question que je me pose
N'y a t'il pas un risque sur le bon fonctionnement à trop baisser la référence de la PLL ?
Je pense que si.

Maintenant, si on pousse le raisonnement à l’extrême en utilisant non pas une prédividion par 4, mais par 1000, si je veux garder mon pas de 1 KHz, ça me force à baisser la référence de la PLL à 1 Hz :

Référence * Division programmable * Division prescaler = 5678 KHz
0.001 KHz * 5678 * 1000 = 5678 KHz

Et là, quelque chose me dit que ça ne va pas le faire, à moins d'utiliser des constantes de temps énormes dans le filtre, et encore...

Y a t-il un moyen de connaître la fréquence de référence minimale tout en gardant un fonctionnement correct ?

Merci
-----

[invitee05a3fcc]

Seulement, à ces fréquences, l'électronique du diviseur programmable n'arrive pas à suivre.

Le schéma complet de tes diviseurs, VCO, PLL et alimentation ?

[quentin08]

Bonjour,

Je n'ai pas tous les schémas, je vais donc donner ce que j'ai. Pour le moment, je me suis beaucoup attardé sur le diviseur programmable :

Les compteurs fonctionnent en décompteur, en parallel ckocking.
A chaque fois que les 4 Carry Out des compteurs passent à 0, c'est qu'ils sont en fin de course. A ce moment là, la NOR 4002 passe à 1, et active un monostable constitué d'une tempo RC + Trigger de Schmitt pour donner un pulse suffisamment long sur les Parallel Entry pour que tous les compteurs comprennent bien qu'il faut se recharger.
En pratique, il n'y a même pas besoin de la constante de temps au point A. Le temps de propagation dans les 2 portes 4093 est suffisant pour recharger les compteurs, mais c'est là que le problème se pose. Même sans tempo RC, le pulse donné par la 4093 sur les Parallel Entry est plus grand que la période de CLK, ce qui fausse le décomptage.
C'est pour ça que je pensais utiliser un prescaler.
J'ai pensé aussi à baisser la fréquence par mélange, mais on m'a dit que ça allait beaucoup compliquer les choses

Le 4046 sera sous 8V, j'ai lu que c'est là qu'il est le plus performant

Je n'ai pas encore calculé le filtre passe bas, mais on m'a montré la méthode à suivre pour le faire

Le VCO :
Il n'est pour le moment pas adapté à la plage de fréquence choisie (environ 4 MHz)
Mais les premiers tests sont très bons :
1 - Haut niveau de sortie. Il sort 5V même alimenté sous 5V. Sort du 5V aussi sous 12V
2 - Le sinus semble être très pur de 5V à 12V d'alim. Il n'y a quasiment pas de distorsion apparente, mais je n'ai pas d'analyseur de spectre pour vérifier. Il sera suivi d'un filtre anti harmoniques
3 - Une fois la tension de tuning choisie, la fréquence ne dévie quasiment pas

Merci

[invitee05a3fcc]

C'est quoi la référence des compteurs ?

[A voir en vidéo sur Futura]

[invitee05a3fcc]

Tu peux donner le schéma de la "mise en forme" de la sortie du VCO vers le clock des compteurs ?

[invitee05a3fcc]

Si c'est un CD4029, il est garanti pour une fréquence d'horloge MAX de 4Mhz ( tout seul). En (dé)compteur synchrone, c'est donc moins. C'est donc normal que ça ne marche pas à 5Mhz !
Il faut utiliser des 74HC190 (alimentation en 5V) avec le schéma de la figure 1 (que l'on peut simplifier si /enable est à "1" en permanence). Il est garanti à 25Mhz pour le boitier tout seul, donc aucun problème pour tourner à 6Mhz en compteur multi-décade (je te laisse calculer la fréquence max avec les temps de propagation).

[quentin08]

Bonjour,

C'est quoi la référence des compteurs ?

Ce sont des CD4510
On voyait très bien sur la capture que j'avais faite mais elle a été compressée par le site à l'upload, et là, on ne voit plus rien

Tu peux donner le schéma de la "mise en forme" de la sortie du VCO vers le clock des compteurs ?

Je ne l'ai pas encore fait. Pour attaquer les CLK, j'utilise pour le moment un oscillateur RC à CD4093 qui monte (difficilement) à 4 MHz

CD4510 :
http://www.ti.com/lit/ds/symlink/cd4510b.pdf

Sur le datasheet du CD4510, je vois 8 MHz maximum pour l'horloge sous 10V. Donc il y a peut être moyen que ça passe encore, sinon, j'essaierai avec des 74HC190 mais ça m'embête, j'en ai pas sous la main

Je rappelle que c'est au niveau du chargement parallèle que le problème se pose.
Le pulse est trop long et dépasse le front montant suivant de CLK, ce qui fait que si je veux charger le diviseur à 5678 comme dans l'exemple lorsque les CO sont à 0, 5678 restera dans la mémoire des compteurs pendant deux cycles d'horloge car PE n'est pas redescendu à temps, je sais pas si j'ai été clair.

Une période sous 6 MHz dure 167 nS
Donc le pulse de chargement parallèle doit avoir une durée plus courte que 167 nS
Sur le datasheet du CD4510, le Preset Enable (= chargement parallèle ?) doit avoir un pulse d'au moins 100 ns

Donc pour bien faire, avoir un pulse de 120 nS sur PE, ce serait bien

Je viens de penser à ça : remplacer ce qui me sert de monostable (la CD4002 et les 2 CD4093) par leurs équivalents TTL pour avoir quelque chose de plus rapide

Merci

[invitee05a3fcc]

Sur le datasheet du CD4510, je vois 8 MHz maximum pour l'horloge sous 10V.

Moi je vois 4Mhz garanti min en 10V et 8Mhz typique

Pour info, le typique ne doit jamais être utilisé si le MIN ou le MAX est spécifié

Donc il y a peut être moyen que ça passe encore

Que ça tombe en marche ? aucun risque

[invitef86a6203]

Je ne vois pas de 4046 sur ton schéma...

Regarde ici un schéma de pll câblé qui fonctionne en FM donc à 5Mhz les CIs fonctionnent , il faudrait adapter le VCO et aussi la commande sortie de pll du VCO pour une une comparaison beaucoup plus lente.
http://www.viproje.com/projeler/vero...l/pcb_acik.gif

[bobflux]

Oula, avec une division par 1000 a fréquence risque de ne pas être très stable !

Si le but est de faire un synthétiseur de fréquence, pourquoi ne pas utiliser un DDS ou une PLL Fractional-N plutôt ?

[penthode]

tu me l'enléves du clavier !

en 2018 , à ces fréquences , le DDS s'impose !

[bobflux]

Ouais

Si c'est pour se faire un appareil pour le labo, on trouve des cartes DDS sur ebay ou aliexpress avec les chips AD aux environs de 30€, avec LCD et tout... ou même des générateurs de fonction complets pour pas cher (j'en ai acheté un, c'est pas parfait mais ça vaut les 60€).

Sinon la PLL Fractional-N, ça sort un carré directement, pas besoin de conversion sinus-carré comme avec un DDS, et les puces ne sont pas chères... mais si le but est de faire un sinus, alors il vaut mieux une puce DDS.

[quentin08]

Bonjour,

Je ne vois pas de 4046 sur ton schéma...

En haut à gauche, c'est vrai qu'on ne voit pas très bien
Ton lien est intéressant, je regarder plus en détail

pourquoi ne pas utiliser un DDS

Je ne sais pas du tout comment fonctionne le DDS
C'est pour une utilisation en RF, et je sais que ça produit des signaux assez sales, sur plusieurs sites de radioamateurs, j'ai lu qu'il fallait éviter le DDS

Oula, avec une division par 1000 a fréquence risque de ne pas être très stable !
...
Que ça tombe en marche ? aucun risque

Ça, c'était le risque

Donc, on en revient à la question de départ :
Jusqu'à quelle "limite" peut-on utiliser un prescaler pour garder un fonctionnement correct sachant que j'aimerais synthétiser des fréquences de 5 MHz à 5.999 MHz avec un pas de 0.001 MHz ?

Prédivision par 1 (Pas de prédivision) Référence à 1 KHz
Inappropriée car il va y avoir du 6 MHz sur l'horloge des compteurs : trop haut, info donnée par DAUDET78

Prédivision par 2 : me force à baisser la référence à 500 Hz pour conserver le pas de 1 KHz
Semble la plus appropriée car la référence n'est divisée (que) par 2, et il y aura au maximum 3 MHz sur l'horloge des compteurs (6/2 = 3)

Dans les exemples qui suivent, les compteurs sont de moins en moins "stressés" par la fréquence sur leur CLK
Prédivision par 3 : me force à baisser la référence à 333.33 Hz pour conserver le pas de 1 KHz
Le fonctionnement de la PLL sera t-il encore correct ?

Prédivision par 4 : me force à baisser la référence à 250 Hz pour conserver le pas de 1 KHz
Le fonctionnement de la PLL sera t-il encore correct ?

Prédivision par 5 : me force à baisser la référence à 200 Hz pour conserver le pas de 1 KHz
Le fonctionnement de la PLL sera t-il encore correct ?
...
...
...
...
Prédivision par 10 : me force à baisser la référence à 100 Hz pour conserver le pas de 1 KHz
Le fonctionnement de la PLL sera t-il encore correct ?
...
...
...
...
Cas extrême :
Prédivision par 1000 : me force à baisser la référence à 1 Hz
Là, c'est évident que ça ne marchera plus, pas besoin de calculs pour le déduire

Donc, un ordre d'idée pour la valeur de prédivision ?

Merci