Bonjour à tous,
Dans la datasheet de ce composant, je lis en page 24:
"For short connections, consider the trace and the input to the next device as a lumped capacitive load.
Relatively wide traces (50 mils to 100 mils) should be used, preferably with ground and power planes opened up around them.
Estimate the total capacitive load and set RS from the plot of Recommended RS vs Capacitive Load (Figure 17)."
Quelle est la méthode pour estimer CL?
Merci pour vos retours.
VengaBoyz
en examinant le circuit aval..
pas de secrets .
[b]le bon sens est un fardeau, car il faut s'entendre avec ceux qui ne l'ont pas [/b]
L'étage suivant est un montage inverseur constitué de 2 résistances.
Comment le considérer comme une capa?
j'vois pas comment deux résistances peuvent inverser un signal !
le schéma ?
[b]le bon sens est un fardeau, car il faut s'entendre avec ceux qui ne l'ont pas [/b]
Oui si j'oublie des mots aussi..
Donc c'est un montage AOP inverseur avec 2 résistances.
Avec un pont de résistance dont l'une est négativeEnvoyé par penthode
si le design est bien gaulé , ça sera la capa d'entrée de l'AOP.
mais j'aimerions voir l'épure.....
[b]le bon sens est un fardeau, car il faut s'entendre avec ceux qui ne l'ont pas [/b]
D'accord avec ça. Mais dans le petit mot entre guillement que j'ai posté en #1, ça parle aussi de la piste.
Tu peux donner :
- le schéma complet de ton montage
- la fonction que tu veux réaliser
Pour info, la mise en oeuvre de ce genre de composant n'est pas trivial .
ben vi...
à partir d'une certaine fréquence , la piste est un condo et une self
[b]le bon sens est un fardeau, car il faut s'entendre avec ceux qui ne l'ont pas [/b]
Voici le schéma :
J'amplifie la différence des deux courants de photodiodes. J'obtiens un signal négatif que je mets en forme avec le deuxième étage pour avoir un signal positif.
toujours sur ton transimpédance ?
[b]le bon sens est un fardeau, car il faut s'entendre avec ceux qui ne l'ont pas [/b]
Tu as quelques picos de charge capacitive .....
Où? Comment? Pourquoi?
Et oui, toujours du TIA
regarde le schéma aval .....
1.4pF de capacité en entrée inverseuse.
Maintenant, comme le disais Penthode, une piste c'est une capa et une self en haute fréquence. Comment on détermine ces valeurs?
Comment on les compense?
Un lien vers une super doc qui va bien?
Merci.
Plus la capacité des fils ...., tu ne dépasses pas 4pF . Et aux fréquences où tu travailles, c'est négligeable. Tu es dans le cas de la figure #34
Donc je n'ai pas de résistance Rs à ajouter.
La capacité des fils? Tu veux dire des pistes?
Fils = Pistes =Conducteur = Cuivre
si tu veux étudier de prés , il faut partir du PCB , pour connaitre la géométrie des pistes, et savoir la perméabilité du substrat.
il est illusoire de se palucher ça, tu peux passer par un soft comme APLAC
https://www.wirelessdesignonline.com...t-version-0001
[b]le bon sens est un fardeau, car il faut s'entendre avec ceux qui ne l'ont pas [/b]
Bonjour,
Tu peux estimer "à la louche" la capacité parasite d'une piste :
- sous l'approximation du plan infini si la piste est au-dessus d'un plan de masse : la capacité vaut alors C ~ ε0εr S/d où :ε0~10-9/(36π) F/m est la permittivité du vide https://en.wikipedia.org/wiki/Vacuum_permittivity- La capacité entre piste adjacente peut souvent être négligée (en particulier car il est généralement relativement aisé de la minimiser), elle peut autrement être estimée à partir de formules standards (stripline, micro-strip, ou autre telles que : https://en.wikipedia.org/wiki/Capacitance).
εr~4.2 est la permittivité relative du substrat époxy FR4
S est la surface de la piste en regard avec le plan de masse
d est l'épaisseur du substrat epoxy
La simulation (FEM, PEEC ou autre) peut aussi, effectivement, aider.
Deux pattes c'est une diode, trois pattes c'est un transistor, quatre pattes c'est une vache.
Bonjour à tous,
Merci pour vos retours.
