Demande d'aide pour un exercice VHDL

[invite2e6dab0a]

Bonjour,

Je suis en train de réaliser une annale non corrigée pour un examen et je me demandais si certains de vous étiez calé en processeur et VHDL.
L'exercice est joint en dessous.
Concernant la question a) j'aurais dit qu'il s'agissait de la partié décodage, en effet le système prend un état en fonction de l'état du IR associé, mais je doute beaucoup quand même et je n'arrive aps à trouver sur internet des sources susceptibles de m'aider.

Concernant la question b) et c) j'ai dû mal à comprendre son sens : est ce qu'il faut que j'explique toutes les instructions du code ?

Merci d'avoir lu et de peut être m'aider


-----

[jiherve]

Bonjour,
pour le A c'est bon.
pour le B il suffit de lire le code
Pour le C a quoi ce code ressemble t il ?
JR

[invite2e6dab0a]

Merci JR pour cette réponse, d'autant plus que je trouve qu' il est assez compliqué de trouver quelqu'un avec des connaissances en VHDL.

Pour le b il suffit en effet d'expliquer étape par étape le fonctionnement du code en français

Pour le c, je dirais que les ir_XX sont les entrées de l'entité controller et qu'en fonction des états de celles ci le système lance la partie décodage des instructions associés au ir_XX

Pour la d par exemple pour store un cycle de fetch1 à store0, un cycle de store0 à store1 et un de store1 à fetch0 qui font 3 cycles d'horloge ?

Bonne après midi,

[jiherve]

Bonsoir
comptes le nombre de cycle de fetch0 à fetch0, la machine à état ne recycle qu'au bout de ce temps.
Moi je trouve 4.
JR

[A voir en vidéo sur Futura]