Débuter avec les FPGA

[activmaker]

Bonjour et bonne année à tous !

Ma résolution pour l'année 2020, comprendre et utiliser les FPGA. Plus je regarde les articles sur ce sujet, plus j'ai envie de m'y mettre , je trouve ça vraiment intéressant. J'ai commencé un peu à étudier et comparer verilog /vhdl. Je me sens plus à l'aise avec verilog, et voici mes premières questions:

-Peux t'on faire la même chose avec les 2, ou bien y en a t'il un préconisé pour certaines choses ?
-J'ai parcouru ici même le forum, pour savoir si les 2 ténors du domaine (Intel/xilinx) avait des versions free de leur logiciel : Oui pour intel avec la version Lite de quartus prime, mais c'est moins clair pour xilinx. En faisant des recherches , on trouve un 'WebPack' (Version limite en device) mais qui semble aussi limité dans le temps (30 Jours). Quelqu'un peut il confirmer ou infirmer ? .
-De manière + générale, j'ai cru comprendre que on pouvait simuler un design sans avoir de carte de dev en main , par ex en utilisant verilator . Ai je bien compris ? A mon niveau ultra débutant , l'idée est de pouvoir se familiariser avec le verilog et peut être qu'un simple verilator ou équivalent suffit..

D'autres questions suivront probablement.
Merci d'avance.
-----

[jiherve]

Bonsoir
J'ai beaucoup pratiqué le VHDL qui est un langage fortement typé et donc très verbeux, mais cela évite bien des bêtises, je connais mal Verilog mais on peut faire les mêmes choses.
A noter qu'avec la version gratuite de Quartus on dispose aussi d'une version bridée de Modelsim qui est un simulateur très puissant.
Enfin pour finir en Europe c'est le VHDL qui domine ou dominait lorsque j'ai pris ma retraite.
JR

[Vincent PETIT]

Salut,
J'ai aussi dans mes résolutions 2020 le dépoussiérage de mon VHDL (la dernière fois que j'en ai fait javais 20 ans ) mais si tu hésites entre Intel et Xilinx je t'invite à comparer les prix de leurs FPGA et aussi de leurs cartes de développement tu verras que Xilinx est quasi hors de prix, du moins à l'époque où j'ai regardé tout ça.

Il y a quelques années j'avais aussi regardé ce que faisait Lattice Semiconductor et il propose de très petits FPGA, qui paraissent plus simple à prendre en main.

[invite44510b00]

Bonsoir
J'ai beaucoup pratiqué le VHDL qui est un langage fortement typé et donc très verbeux,

Je ne connais pas les FPGA, pas le VHDL et suis tout prêt à admettre qu'il est fortement typé et verbeux; mais le "donc" ici m'interpelle; en n années de pratiques de x langages, je n'ai jamais constaté de relation univoque entre la verbosité d'un langage et son niveau de typage.

[A voir en vidéo sur Futura]

[jiherve]

bonsoir,
c'est pourtant simple comme tous les languages fortement typés on ne peut pas,en particulier, "caster" à tout va sans le faire de façon explicite ex:
les packages de base sont :
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;
en considérant les signaux a,b,c de type std_logic_vector
alors l’opération qui consiste à faire c= a+b s’écrit:
c <= std_logic_vector(unsigned(a) + unsigned(b));
Il suffit de compter les caractères pour percevoir le coté verbeux.

Bien sur on peut utiliser d'autres packages ou overloader ceux de bases pour revenir à une écriture compacte mais c'est casse gueule car la portabilité n'est plus alors forcement assurée.
En Verilog c'est plus souple.
un peu de lecture :http://www.angelfire.com/in/rajesh52/verilogvhdl.html
le // entre VHDL/Verilog et ADA/C est très pertinent
JR

[activmaker]

Bonsoir,

@Vincent : Effectivement j'ai un peu regardé du coté de lattice. Ca me semble intéressant il ont des modèles un peu plus petit. En tous cas, ils ont plusieurs modèles avec des boitiers LQFP au lieu des traditionnel BGA. Ca peut faire pencher la balance le jour ou je souhaiterai me faire une carte..(C'est pas demain la veille ).
Maintenant concernant le VHDL , je ne suis super fan des <= qui sont utilisés pour faire des affectations ou des comparaisons . De même que => qui signifie 'Implique' . On peut donc avoir sur une même ligne ces deux symboles très proches. Bon je suppose que c'est un coup à prendre et qu'avec l'habitude on ne se pose plus de questions . Ayant l'habitude du C le Verilog m'apparaît comme un peu plus naturel pour débuter. Cela étant, je rejette pas le VDHL , il est fort probable qu'après avoir un peu appris le monde FPGA je revienne vers VHDL.
La prochaine étape est de télécharger un soft version free et voir si j'arrive à faire quelque chose avec ou pas ...Rien que ça , ça risque de m'occuper un bon bout de temps.

[polo974]

il y a aussi des projets de toolchain opensource comme:
https://symbiflow.github.io/

pas essayé, mais ça semble bien avancer...

[albanxiii]

Bonjour,

-J'ai parcouru ici même le forum, pour savoir si les 2 ténors du domaine (Intel/xilinx) avait des versions free de leur logiciel : Oui pour intel avec la version Lite de quartus prime, mais c'est moins clair pour xilinx. En faisant des recherches , on trouve un 'WebPack' (Version limite en device) mais qui semble aussi limité dans le temps (30 Jours). Quelqu'un peut il confirmer ou infirmer ? .

Concernant Xilinx, les versions non payantes de Vivado sont utilisables sans limite de durée.
La limite en "device" n'en n'est pas vraiment une si vous débutez. Dans le cadre pro j'utilise des Zynq XC7Z7020, on a quand même la place de faire des choses sympas.
J'ai utilisé Altera (Intel maintenant), Lattice et Xilinx. En choisissant Intel ou Xilinx vous êtes sur le bon chemin. Avec Lattice j'ai perdu mon temps à cause de leurs FPGA qui ne respectent pas leurs specs et leur compilateur qui a un comportement bizarre.

Les cartes d'éval Xilinx ne sont pas données, mais avnet propose des cartes plus abordables.


Pour vous familiariser avec verilog ou VHDL un simulateur suffit. Par contre, quand on a commencé à utiliser Modelsim, on a du mal à s'en passer ensuite.

[activmaker]

Bonsoir,

il y a aussi des projets de toolchain opensource comme:
https://symbiflow.github.io/

J'ai jeté un oeil, il y a beaucoup beaucoup de chose , à mon niveau, c'est un peu tôt pour que je puisse utiliser correctement tout ça. Mais j'ai bien noté le lien, j'y reviendrai plus tard.

Avec Lattice j'ai perdu mon temps à cause de leurs FPGA qui ne respectent pas leurs specs et leur compilateur qui a un comportement bizarre.

Il me semblait bien avoir lu quelque chose comme ça sur le forum. Mais peut être que leur produits on évolués, il y a combien de temps ?

Pour vous familiariser avec verilog ou VHDL un simulateur suffit. Par contre, quand on a commencé à utiliser Modelsim, on a du mal à s'en passer ensuite.

Effectivement , pour l'instant j'ai installé Icarus Verilog+GTKWave. J'arrive à "compiler" du code verilog et à visualiser des chronogramme dans GTKWave. Pour l'instant ce me suffit amplement !

Je me pose une question : A quelle étape est on en mesure de voir le schéma résultant de la compilation ? J'ai cru comprendre qu'a partir d'un schéma on pouvait 'compiler' et simuler , mais qu'a partir d'une compilation on pouvait revenir au schéma . Ai je bien compris ?
Merci.

[jiherve]

Bonsoir
oublie les schémas produits ils ne servent à rien pour le commun des mortels et sont généralement inexploitables , quant à la synthèse à partir de schéma c'est maintenant has been car totalement, absolument, définitivement non portable car chaque fabricant utilise une "norme" qui lui est propre.
Les Lattice fonctionnent bien mais effectivement attention au compilateur qui est peut être encore farceur, à l’époque ou je bossais encore, il avait apparemment pour mission d'utiliser coute que coute le XOR présent dans les blocs logiques ce qui conduisait dans certains cas à de vraies catastrophes.
Passe à Modelsim c'est vraiment la Rolls des simulateurs VHDL/Verilog.
JR