exo VHDL

[Leond95]

Bonjour a tous,

j'ai un exercice en VHDL, je doit coder le prgramme suivant :

Gestion du convertisseur AN MCP 3201 : fait appel à 5 fonctions secondaires :
• machine à état pour piloter l'adc et mémoriser la donnée « angle_barre » (process
pilote_adc)
• comptage des fronts d'horloge de clk_adc (process compt_fronts)
• registre à décalage pour récupérer la donnée du convertisseur (process rec_dec)
• génération du 1MHz pour la machine à état (process gene_1M)
• génération périodique (toutes les 100ms) du signal « start_conv » (process
gene_start_conv)

il me reste les deux process machine à état et registre à décalage, j'ai lu la datasheet du composant MCP3201 et j'ai trouvé nul part ces deux process, est ce que vous pouvez m'aider a les coder.

merci
-----

[Jack]

il me reste les deux process machine à état et registre à décalage, j'ai lu la datasheet du composant MCP3201 et j'ai trouvé nul part ces deux process, est ce que vous pouvez m'aider a les coder.

merci

Normal, vu que ça doit se trouver dans le FPGA. C'est pourtant bien écrit " machine à état pour piloter l'adc ..." pas machine à état de l'ADC.
Quant au registre à décalage, il doit être implémenté dans le FPGA pour recevoir les données série et le convertir en octets.

Pour le détail, jiherve ne devrait pas tarder à passer par là, parce que mes souvenirs de VHDL s'estompent.

[jiherve]

bonsoir,
pas ce soir en tout cas, il faut déjà éplucher la doc du CAN.
JR

[jiherve]

bonjour,
pour faire fonctionner ce CAN il faut fournir deux signaux :
CS# et CLK
Le signal CS# contrôle tant la conversion que la sortie du résultat en association avec l'horloge.
Il faut que CS# soit valide pour 15 fronts montants d'horloge la donnée est échantillonné par les fronts montants de 4 à 15.
Donc la machine à état générera CS# et un signal de validation permettant l'entrée des données dans le registre à décalage.
Tout ceci(la totalité du module) n’excède pas une vingtaine de lignes(utiles) en VHDL.
donc comme je ne fais pas le boulot propose du code et on en discutera.
JR

[A voir en vidéo sur Futura]

[Leond95]

Bonjour jherve,

Franchement j'ai pas compris ce que tu voulais dire, est ce que tu peux me donner plus de détails, c'est moi qui va coder bien sur mais j'ai besoin d'un point de départ, jusqu'ici la seul chose que je sache c'est que je doit utilisé deux signaux clk et cs,mais je nee connais ni le nombre d'états ni les autres signaux (s'il y en a bien sur).

merci d'avance

[jiherve]

Bonjour,
donc çà :

• génération du 1MHz pour la machine à état (process gene_1M)
• génération périodique (toutes les 100ms) du signal « start_conv » (process
gene_start_conv)

c'est déja codé ?
Donc avec start_conv il faut générer le CS# et l'horloge CLK ce n'est pas trop difficile il faut compter jusqu’à 16
ensuite il suffit d’enregistrer ce qui sort du CAN dans un registre à décalage et pour être propre faire une recopie de celui ci dans un autre registre à la fin du message; on aura donc l'équivalent fonctionnel d'un 595 .
JR

[Leond95]

Bonsoir jherve,

voici les deux process clk_1M et generation du start_conv, mais comme j'avis dit il me reste la machine à état, pour le registre à décalage j'ai trouvé un code sur google.

--*********************************************************************	
-- génération 1MHz
--*********************************************************************
gene_1M:	process(clk,reset_n)
	variable count_gene_1M : integer range 0 to 25;	
	BEGIN
		if raz_n= '0' then
			count_gene_1M:=0;
		elsif clk'event and clk='1' then
			count_gene_1M:= count_gene_1M +1;
			if count_gene_1M =  24 then
				clk_1M <= not(clk_1M);
				count_gene_1M:= 0;
			end if;
		end if;	
	end process gene_1M;
--*********************************************************************	


--*********************************************************************	
-- génération du start_conv toutes les 100ms
--*********************************************************************
gene_start_conv:	process(clk_1M,reset_n)
	variable count_conv : integer range 0 to 50000;	
	BEGIN
		if raz_n= '0' then
			count_conv:=0;
		elsif clk_1M'event and clk_1M='1' then
			count_conv:= count_conv +1;
			if count_conv =  49999 then
				start_conv <= not start_conv;
				count_conv:= 0;
			end if;
		end if;	
	end process gene_start_conv;
--*********************************************************************

[jiherve]

Bonjour,
formellement le codage est propre mais j'aimerais voir l'entité complète.

JR