PROCESSEUR nouvel horizon ?

[invited9663e40]

salut a tous..
En cours de SI,j'ai abordé la notion de transitor :
notament la commutation.Le prof nous a expliqué que la forte dissipation de la chaleur des processeur est du a la commutation des transitor qui n'ont pas le temps de se refroidir.Par ailleur ,il a evoqué le fait que les processeurs actuels (= 3.5GHZ) ont une frequence de commutation elevé,de ce fait la chaleur dissipée par le processeur est tres importante car cela est du a l'effet de joule.De plus , les processeurs actuels possedent environ 40 Millions de transitors et selon prof, il sera de plus en plus difficile de cadencé les processeurs au dela de cette frequence (3,5ghz).La question que je me pose est:
Pourquoi ne pas augmenter les dimensions des Processeurs ?
En effet on aura un gain de place considerable ou plutot suffisent pour augmenter le nombre de transitors ce qui signifie une frequence d'horloge plus elevé..

voila ce qui me laisse perplexe..Mais si vous pensez que cela est du aux contraintes techniques ,les enumérés..


.............................. .................Merci D'avance...................... ..
-----

[wizz]

bonjour

40 millions de transistors! Il serait temps pour ton prof de faire une mise à jour de ses connaissances. C'était il y a 3 ans déjà. Aujourd'hui, ils dépassent tous les 100 millions

Pour ce qui est de la taille du circuit, plus il est petit (et donc les transistors) moins ça chauffe. Tu as dû remarqué cela sur les p2 (en 0.25µm), puis les p3 athlon (en 0.18), puis les suivant en 0.13 et 0.09µm. Et moins ça chauffe et plus tu peux monter en fréquence.

Les transistors sont directement gravés sur des galettes de silicium qui coutent très cher. Plus les transistors sont petits et plus tu peux en mettre par unité de surface. Ça augmente la productivité.

[invitedb5bdc8a]

à cette échelle là, il faut aussi prendre en compte la vitesse de circulation des électrons. Pour que tout soit bien en phase, il faut éviter les distances trop grandes.

[invite8b16ebc0]

Pour repondre a ta question: non on n'augmente pas la taille des puces car l'augmenter implique d'augmenter les distances parcourues par les electrons, avec des irques de pertes de signal en cours de route, desynchronisation des reponses...
Ensuite ce qui relie 2 transistors ce sont des interconnections, or ces interconnections jouent le role d'antennes ce qui peut perturber les signaux electriques si les antennes sont trop grandes.
Comment limiter la perte par effet joule: en diminuant le nombre d'electrons mis en oeuvre pour cela plusieurs solutions: continuer a reduire les tailles et aussi diminuer les tensions d'alimentation (on n'est plus a 5V comme au temps des 386 et 486)
Autres solutions: mettre des metaux "libres" qui serviraient a evacuer la chaleur (pas evident a faire car ca introduit des capacites parasites)

wizz: sur un wafer tu concerve le nombre de puce gravee. On passe d'ailleurs a des wafer de 200mm a des wafer de 300mm et la oui tu permet d'augmenter le nbre de puces. Mais les couts explosent en mm temps (la hausse des cout suit elle aussi la fameuse loi de Moore)

[A voir en vidéo sur Futura]

[wizz]

wizz: sur un wafer tu concerve le nombre de puce gravee. On passe d'ailleurs a des wafer de 200mm a des wafer de 300mm et la oui tu permet d'augmenter le nbre de puces. Mais les couts explosent en mm temps (la hausse des cout suit elle aussi la fameuse loi de Moore)

Comment ça on conserve le nombre de puces gravées?
Si j'essaie de te comprendre, ça veut dire que même si on diminue la taille de la gravure, on ne peut pas graver plus de puces par unité de surface?
C'est vraiment dommage pour les sociétés Intel, AMD, TMSC, IBM, Motorola.... Il faudrait vraiment les avertir de cette nouvelle...

Un exemple. Le cpu amd XP2000+
Il y a la version TBird (0.18µm) et la version TBred (0.13µm). A part la différence de la taille de la gravure, ils sont strictement identiques quant à la structure: même architecture, même nombre de transistor...
Le TBird est carré. Le Tbred est plus court et moins large, donc plus petit en surface. J'ai du mal à croire qu'avec le même wafer, ils n'obtiennent pas plus de puces à la sortie.
Ils en font quoi alors avec de la matière qui reste...

[inviteeecca5b6]

C'est clair que chez les grandes sociétés il y a des ingénieurs chargés de designer les masks pour optimiser la place des composants et ainsi en mettre le plus possible sur un wafer.

D'ailleurs, ca coute le même prix de mettre un seul chip ou 1000 sur un wafer... Il me semble que la loi de Moore stipule justement l'inverse: un doublement de la densité de mémoire à intervalle constant, donc une baisse du prix... D'ailleurs le marché le prouve, 1 GO de RAM maintenant coute aussi chère que 256 MO il y a quelques années !

[wizz]

C'est clair que chez les grandes sociétés il y a des ingénieurs chargés de designer les masks pour optimiser la place des composants et ainsi en mettre le plus possible sur un wafer.

D'ailleurs, ca coute le même prix de mettre un seul chip ou 1000 sur un wafer... Il me semble que la loi de Moore stipule justement l'inverse: un doublement de la densité de mémoire à intervalle constant, donc une baisse du prix... D'ailleurs le marché le prouve, 1 GO de RAM maintenant coute aussi chère que 256 MO il y a quelques années !

Si quelqu'un a déjà vu un wafer, il verra qu'il n'y a plus de place dispo pour placer d'autres cpu à graver. Donc si chaque cpu est plus petit, on peut en caser d'avantage. C'est tout!

La loi de moore stipule que le nombre de transistors double tous les 18 mois. A technologie équivalente, c'est à dire meme taille de gravure etc..., doubler les transistors veut dire doubler la taille de la puce, et donc moins de puces par wafer, et donc son prix devrait augmenter. C'est pour ça que les cpu Barton (512K) coutent plus cher que les TBred (256K), les P4 EE (1Mo et plus) coutent plus que les P4 normaux (512K).

Quant aux prix de la ram, ce n'est rien d'autre qu'une question d'offre et la demande. Dans 5 ans, lorsque les pc utiliseront massivement une autre génération de mémoire, ceux qui ont un pc version 2005 devront payer très cher leur barette DDR qui ne sera alors presque plus fabriquée. C'est le cas actuel pour ceux qui recherchent de la mémoire SDR133 ou pire encore SDR100 pour leur P3 ou P2.

[inviteeecca5b6]

Si quelqu'un a déjà vu un wafer, il verra qu'il n'y a plus de place dispo pour placer d'autres cpu à graver. Donc si chaque cpu est plus petit, on peut en caser d'avantage. C'est tout!

J'ai déjà eu l'occasion d'en voir... En non c'est pas tout ! J'imagine qu'en plus des ingénieurs designer en microéléctronique, il y a aussi des ingénieurs spécialistes pour le développement de nouveaux procédés de fabrication en salle blanche. On peut alors augmenter la densité de mémoire en utilisant le multicouhe sur les wafer. Certes ca entraine des problèmes, et les chercheurs sont la pour les résoudre. Mais si demain on arrive a empiler 30 transistors les uns sur les autres, la desnité augmentera sans pour autant avoir diminuer la taille d'un élément.

La loi de moore stipule que le nombre de transistors double tous les 18 mois. A technologie équivalente, c'est à dire meme taille de gravure etc..., doubler les transistors veut dire doubler la taille de la puce, et donc moins de puces par wafer, et donc son prix devrait augmenter. C'est pour ça que les cpu Barton (512K) coutent plus cher que les TBred (256K), les P4 EE (1Mo et plus) coutent plus que les P4 normaux (512K).

Ah ok, ben la c'est sur que c'est evident que 512K coutent plus chère que 256K ! Je verifierai dans un vieux cours cette loi.

Quant aux prix de la ram, ce n'est rien d'autre qu'une question d'offre et la demande. Dans 5 ans, lorsque les pc utiliseront massivement une autre génération de mémoire, ceux qui ont un pc version 2005 devront payer très cher leur barette DDR qui ne sera alors presque plus fabriquée. C'est le cas actuel pour ceux qui recherchent de la mémoire SDR133 ou pire encore SDR100 pour leur P3 ou P2.

C'est vrai pour tout les produits imaginable ce que tu dis. Ce qui n'empêche pas que si une marque trouve un moyen de diminuer les couts de production de 50% alors ils vendront leur produit un peu moins chère que les autres qui seront alors obligés de suivre ! Pour ce qui est du vieux matos, les prix s'élevent a nouveau car ils ne sont plus produit.

[invite8b16ebc0]

wizzz: la taille unitaire d'une puce n'a pratiquement pas changee depuis 20 ans, donc sur un mm wafer tu y met autant de puces. (elle est tjs de 2-3 cm^2)

juste une question c'est quoi une puce pour toi?
Pour moi c'est le carre de silicium surlequel tu y met tous tes transistors.

Ce qui a changer c'est la taille des wafers qui faisaient 2 pouces il y a vingt ans et maintenant 300mm de diametre. la oui tu augmente le nrbe de puces, mais pas de si grande que ca:
un wafer de 200mm a une surface de 20*20*Pi
pour du 300mm: 30*30*Pi
tu n'a un rapport que de 4/9 soit un doublement de puces gravee (en tenant compte de contrainte de place et de controle d'uniformite)

pour le passage d'une techno A a une techno B tu rechange la disposition des transistors car la dimunution de la taille des transistor implique des contraintes au niveau de leur fabrication (si tu le souhaite je pourrait d'en donner plusieurs).
Si on te demande de concerver des caracteristiques fonctionnelles tu ne va pas changer toute l'architecture (ca coute un gros paquet de fric) mais l'adapter a la technologie.
Que fait on de la place qui reste pas grand chose hormis y mettre des zones de test pour finir de valider la technologie (et la controler aussi)
Le silicium n'est pas perdu...



evil.sayen:
Il y a plusieurs intepretations de la loi de Moore (taille des transistors, densite d'integration, memoire, couts...)
Ce qui fait que la barette de 1Go est moins chere que celle de 256 d'il y a 3 ans c'est que la techno a ete amortie, les volumes ont exploses dc on a une baisse des prix
Les cout que je parle concernent les outils pour faire la salle blacnhe, et le materiel a l'interieur (litho, diffusion...)

wizz2:
passer de 0.15 a 0.13 micron a surface donnee revient a presque doubler le nombre de transistors par puce (un peut moins la je n'ai pas fait le calcul). Ta def de la loi de moore marche aussi mais tu la pred a l'envers

evil2:
je fait parti de ces chercheurs (mais pas en salle blanche mais en TCAD=simulation de de la fabrication des transistors) et il n'est tjs pas envisage de les empiler c'est quasiment impossible a faire on n'a pas suffisament de controle au niveau moleculaire

[wizz]

wizzz: la taille unitaire d'une puce n'a pratiquement pas changee depuis 20 ans, donc sur un mm wafer tu y met autant de puces. (elle est tjs de 2-3 cm^2)

Tu as à peu près raison sur la taille unitaire de la puce, mais tu oublies un détail près, et elle est de taille cet oubli. Ils n'ont pas du tout le même nombre de transistors embarqués! Or qui dit plus de transistors dit taille plus importante. Donc ce n'est pas comparable.
La technologie a permis de miniaturiser les composants mais entre temps, il y a plus de composants embarqués pour plus de fonctions. Et c'est ça qui fait que sa taille ne semble pas varier.


Je te pose donc cette question:
Supposons une puce de 37,6 millions de transistors.
Une première version gravée en 0.18µm
Une deuxième version gravée en 0.13µm.
Est ce qu'ils ont la même taille?

http://www.amdboard.com/amdid.html
les photos sont à la même échelle

BINGO

On reprend cette deuxième puce avec 37,6 millions de transistors en 0.13µm
On garde la technologie de 0.13µm MAIS avec cette fois ci 54,3 millions de transistors embarqués
Et maintenant qu'et ce que cela donne?

reBINGO

[wizz]

wizz2:
passer de 0.15 a 0.13 micron a surface donnee revient a presque doubler le nombre de transistors par puce (un peut moins la je n'ai pas fait le calcul). Ta def de la loi de moore marche aussi mais tu la pred a l'envers

Que se passera t il pour la taille de la puce si on passe de 0.15µm à 0.13µm SANS augmenter le nombre de transistors?

transition core Palomino à core Tbred.

[wizz]

j'ai eu un Palomino (37.6M transistors en 0.18µm)
puis un Tbred (37.6M transistors en 0.13µm)
puis un Barton (54.3M transistors en 0.13µm)

[invite0e4ceef6]

par contre j'aimerais savoir pourquoi les wafer sont rond??? alors que carré ça serait un brin plus pratique...

[wizz]

les wafers doivent etre parfaites, pureté et structure. Quand on fait refroidir un fluide, les atomes commencent à se solidifier aux endroits où il fait le plus froid puis la structure cristalline se propage à partir de ces endroits. S'il y a plusieurs points de départ, ils vont former des fronts qui vont se rejoindre. Sur la ligne de jonction, il y a une discontinuité de la structure cristalline et qui perturbera le fonctionnement du cpu. Le wafer ressemblera à un patchwork et donc inexploitable.
Pour éviter d'avoir plusieurs points de départ, on fait un refroidissement controlé. On maintient la matière à la limite de fusion. On trempe une barre "froide" pour amorcer un début de solidification.Le front se propage puis on extirpe la barre très lentement. Le silicium va se solidifier et suivre la barre. Comme le front se propage dans toutes les directions, on a donc un cylindre de silicium monocristallin. Il ne reste plus qu'à le découper en tranche.

[invite0e4ceef6]

merci wizz

[invite8b16ebc0]

Tu as à peu près raison sur la taille unitaire de la puce, mais tu oublies un détail près, et elle est de taille cet oubli. Ils n'ont pas du tout le même nombre de transistors embarqués! Or qui dit plus de transistors dit taille plus importante. Donc ce n'est pas comparable.
La technologie a permis de miniaturiser les composants mais entre temps, il y a plus de composants embarqués pour plus de fonctions. Et c'est ça qui fait que sa taille ne semble pas varier.


Je te pose donc cette question:
Supposons une puce de 37,6 millions de transistors.
Une première version gravée en 0.18µm
Une deuxième version gravée en 0.13µm.
Est ce qu'ils ont la même taille?

http://www.amdboard.com/amdid.html
les photos sont à la même échelle

BINGO

On reprend cette deuxième puce avec 37,6 millions de transistors en 0.13µm
On garde la technologie de 0.13µm MAIS avec cette fois ci 54,3 millions de transistors embarqués
Et maintenant qu'et ce que cela donne?

reBINGO

Desole tu te trompes, sur le fond tel que tu le presentes tu as juste, cela j'en conviens.
Or ce qui se passe c'est qu'a peu de choses pres la puce ne change pas de taille (de geometrie oui mais pas de surface). Les changements de technologie se fonrt par la reduction de la taille des transistors. Si tu diminue leur taille et que tu garde la taille de la puce constante tu augmente forcement le nombre de transistors. CQFD

Une petite question: pourquoi la taille de la puce doit rester a peu pres constante?

il y a 2 reponses principales a toi de les trouver. (pour l'une des 2 j'ai plus ou moins deja donner la reponse)

[invite8b16ebc0]

Pour éviter d'avoir plusieurs points de départ, on fait un refroidissement controlé. On maintient la matière à la limite de fusion. On trempe une barre "froide" pour amorcer un début de solidification.Le front se propage puis on extirpe la barre très lentement. Le silicium va se solidifier et suivre la barre. Comme le front se propage dans toutes les directions, on a donc un cylindre de silicium monocristallin. Il ne reste plus qu'à le découper en tranche.

Pour completer:
On met une amorce cristaline qui va definir par la suite toute l'orientation du bareau de silicium. Cette amorce est placee a la surface du silicium en fusion. On se place a la limite de temperature fusion/vaporisation du silicium, ce qui a pour effet de former juste a la suface une vapeur de silicium. Les atomes de silicium vont se lier a l'amorce . Ces atomes vont se placer suivant l'orientation cristaline de l'amorce.
Ensuite on tire un peu sur l'amorce pour que le phenomene continu. en plus le barreau est mis en rotation ce qui donne le caratere rond du wafer.
Une fois finis on decoupe le barreau pour en faire des wafers

[invite0e4ceef6]

Une petite question: pourquoi la taille de la puce doit rester a peu pres constante?

- parceque d'une part, diminué la taille de gravure permet d'augmenter le nombre de transistor par unité de surface, donc d'augmenter a surface egale la compétivité de celle-ci sur le marché..

- parceque au niveau dissipation de la chaleur, la surface actuelle est jugé comme minimale pour des PC normaux...

- parcequ'elles sont optimisé pour tenir le moins de place sur un wafer, ou plutôt pour faire perdre le moins de matière par wafer..

j'ai bon??

[invite8b16ebc0]

c'est pas mal, mais il en manque une (celle dont je n'ai pas donne d'indices jusqu'a present)

Pour l'optimisation:ce n'est pas tout a fait ca
En effet on essaie de limiter la perte de silicium qui n'est pas donne.. mais on doit optimiser a cause des effets de reductions d'echelles. Il n'y a pas que le transistor dans une puce il y a aussi toute la filasse (ou interconnection) qui fait 2km et un deplacement de transitor pour limiter des pertes de chaleur, d'effet de transistors parasites... implique de la rebouger entierement

[invite94aef384]

Salut,

Un autre probleme lié à la distance que doivent parcourir les électrons et qui empeche d'augmenter la taille de la puce c'est que tous les transistors doivent avoir une réponse synchronisée (déjà dit ca). Pour ca on utilise une horloge a quartz et chaque cycle d'horloge met un certain temps à se propager dans la puce. Si la taille de la puce augmente on peut arriver à une désynchronisation totale car le pulse de l'horloge n'arrive pas partout au meme moment. On travaille actuellement sur des horloges distribuées dans le proc pour dépasser cette limite.

a+

joa

[invite8b16ebc0]

aussi.
Mais un des points limitant l taille des puces est le nombre de PIN qu'on branche dessus, on en a plus 1000, et on passe de contact faisant qq mm a des taille inferieur au micro.
Leur taille et leur nombre oblige de concerver une certaine homogeneite de la taille de la puce. On pourrait les reduire mais cela irait en augmentatnt les resitsances aux points de contact ce qui est genant.