bonjour,
Pour simplifier un signal logique peut avoir 3 états(il en existe 9 en VHDL mais passons) : haut, bas, flottant
Seuls les deux premiers sont sources de calculs, le troisième qui est indispensable pour la gestion des bus(ce dernier peut prendre la forme d'un circuit ouvert avec tirage résistif à l'un des deux rails d'alimentation )est ignoré par l’algorithmie , sauf cas particulier, car c'est la conception matérielle qui s'en charge.
Pour être un peu plus complet certaines mémoires Flash (Nand) qui codent plusieurs bits par cellule utilisent des niveaux intermédiaires qui sont totalement transparents à l’utilisation.
Donc un Ordi manipule des zéros et des uns , j'attends toujours le silicium dédié à la logique ternaire ce qui serait une révolution.
JR
-----




