Bonjour,
J'aimerais savoir s'il existe un FPGA ou CPLD qui intègre de la mémoire SRAM (de la mémoire utilisateur et non pas de la mémoire chargée d'établir la configuration du circuit comme c'est le cas de nombreux FPGA) avec la contrainte suivante:
Le circuit doit être de densité faible environ 10K portes et comporter relativement peu d'I/O (entre 40 et 60)
Si je pose cette question c'est parce qu'il me semble que la mémoire SRAM ne se trouve que sur les gros calibres, les plus petits comportant au moins 140 I/O.
Merci
-----