PB d'électronique numérique

[invitefe7a0ff2]

Bonjour,

Je suis informaticienne d'origine et je voudrais vous poser une question sur la logique combinatoire, voila j'ai un problème confus : en utilisant les portes logiques XOR et NXOR, je tombe sur une situation assez bizzare ; je sais que les opérations sont associatives :

(A XOR B) XOR C = A XOR (B XOR C) donc égale normalement à A XOR B XOR C.

Si j'utilise 2 portes XOR à 2 entrées pour réaliser mon circuit, pas de problème, ça marche.

Si j'utilise une seule porte XOR à 3 entrées, ça donne un résultat comlpètement différent.

Pouvez-vous m'éclairez sur ce problème et me dire si je me trompe quelques part ?

Merci
-----

[behemerre]

Salut,
Pourrais tu envoyer en pièce jointe la façon dont tu câble tes portes XOR ?

car :
Deux portes XOR = 4 entrées
Une seule à trois entrées = 3 entrées !

a+

[invite6de5f0ac]

Bonjour,

Je viens d'essayer en simu et j'ai le même phénomène... Qu'est-ce que tu utilises comme composants (portes XOR à 2 et à 3 entrées)?

-- françois

[invite4743cffb]

"behemerre" a raison ce n'est pas la meme chose !!
je ne sai pa si il existe des 4 entrées si oui essaye !tu vera bien !!
en tou cas le phénomene ki se produi est normal !je pense !

FLO !!

[A voir en vidéo sur Futura]

[invite854748b1]

je suis pas sur de ce que je dit mais par exemple une porte XOR à 2 entrées, est à l'état 0 si A et B sont à 1, mais avec 3 entrées, on peut avoir A et B à 1 et C à 0, ou bien A et C à 1 et B à 0 et ainsi de suites. On doit avoir une entrées max à 1 dans le cas d'une porte XOR à 2 entrées, mais dans la porte XOR à 3 entrées on peut avoir 2 entrées à 1. J'espère avoir été compréhensible mais je sais pas si cela va t'aider.

[invite6de5f0ac]

Bonjour,

Je crois que c'est une question d'interprétation. Je ne connais pas de porte XOR à 3 entrées (à part en simu, j'ai une 5 entrées sur LTSpice). Mais il est vrai que l'opération XOR est associative, et que MTZ a raison en principe.

Maintenant, au niveau implémentation sur le silicium... tout dépend de ce que les concepteurs du chip ont compris. Le symbole IEEE de la porte XOR indique "=1", ce qui veut dire qu'une, et une seule, des entrées doit être active. Ce n'est pas ce qu'on obtient en cascadant deux portes XOR à deux entrées... (à moins que je me sois gouré, ça m'arrive souvent).

-- françois

[behemerre]

Salut,

Le principe même de la porte XOR, c'est d'avoir deux entrées, perso, je n'ai jamais vu une XOR avec 3 entrées !

En cascadant des XOR, tu fais un XOR entre A et B qui donne S puis entre S et C qui donne S'

Maintenant avec une XOR avec 3 entrée (si ça existe) il faut voir son architecture interne (dans le datasheet si il existe), pour en déduire sa table de vérité.

Donc, en aucun cas on peut avoir la même chose !

a+

[jiherve]

Bonsoir
un XOR à trois entrées fichtre !
ne serait ce pas une majority gate ?
Moi j'ai fait des xor à n entrée pour générer des codes correcteurs et j'ai toujours vérifié associativité et commutativité comme prévu!
http://homeomath.imingo.net/opboole.htm
JR