Répondre à la discussion
Affichage des résultats 1 à 3 sur 3

design de mémoire buffer VHDL



  1. #1
    Pedro23

    design de mémoire buffer VHDL


    ------

    Bonjour à toutes et à tous,

    J'ai un problème concernant le design d'une mémoire tampon en vhdl (carte spartan3E).

    Mes données arrivent sur 4 voies de type std_logic_vector(11 downto 0) à une fréquence de 50 MHz.
    Je souhaite utiliser une FIFO pour chaque voie puis augmenter leur fréquence en lecture pour pouvoir transférer les informations à une seule RAM. La RAM sera divisée en 4 pour accueillir chacune des voies.
    J'utilise un MUX 4->1 pour sélectionner la voie et un compteur pour dédier une plage d'adresses dans la RAM à une voie.
    Je pensais utiliser Core Generator pour créer les FIFOs et la RAM.

    Mon problème reste que je ne vois pas comment mettre en place cette solution.
    Comment choisir width/depth des FIFOs et RAM?
    Fréquence en lecture des FIFOs? 200 MHz?
    Comment contrôler les échanges d'informations?
    Comment mettre en œuvre cette solution finalement?

    J'espère qu'une personne pourra m'aider ou à défaut me donner d'autres pistes.
    Cordialement

    -----

  2. #2
    jiherve

    Re : design de mémoire buffer VHDL

    Bonsoir,
    Oui il faudra depiler tes FIFO à 200MHz, en sont elles capables ?Leur profondeur c'est un problème de baignoire : debit du robinet (l'entrée) debit de la bonde (la sortie) comme tu auras du temps port aux commutations il faudra prevoir en conséquence.
    Ton problème ne peut se résoudre avec aussi peu d'informations :
    Reçois tu en permanence ?
    y a t il une trame, les infos sont elles synchrones etc etc?
    JR
    l'électronique c'est pas du vaudou!

  3. #3
    Pedro23

    Re : design de mémoire buffer VHDL

    Bonjour,

    Je pense qu'il n'y a pas de problème pour dépiler les FIFOs à 200 MHz, je génère une FIFO avec 2 horloges indépendantes en lecture et écriture avec fifo generator.
    Je cherche à réaliser un oscilloscope numérique. Mes données sortent en permanence d'un ADC sur 4 voies LVDS par trame de 12 bits. Je convertie ensuite chacune des voies (série vers parallèle). Et c'est à ce stade qu'interviennent les FIFOs...

Discussions similaires

  1. Mémoire 4K x 4bits en VHDL
    Par Cerghan dans le forum Électronique
    Réponses: 0
    Dernier message: 07/05/2009, 12h33
  2. Point flottant en VHDL et vhdl-200x
    Par grel08128103 dans le forum Logiciel - Software - Open Source
    Réponses: 0
    Dernier message: 02/09/2008, 20h47
  3. étude pour Game design et design espace
    Par willy88 dans le forum Orientation après le BAC
    Réponses: 0
    Dernier message: 20/01/2008, 19h35
  4. memoire cache vhdl
    Par racer32 dans le forum Électronique
    Réponses: 1
    Dernier message: 04/04/2007, 21h56
  5. Vhdl-accès à la mémoire
    Par lignux dans le forum Électronique
    Réponses: 3
    Dernier message: 13/02/2007, 19h53
Découvrez nos comparatifs produits sur l'informatique et les technologies.