programme VHDL

[invite3ee1529b]

Bonjour tout le monde!

j'aimerai realiser un programme en VHDL.
mon problème est le suivant:

je veux faire un masque de [I]t[I] milisecondes sur la première pulse d'un signal carré (VCE), le masque doit être à zéro tout le reste du temps ( et donc non réarmable).

merci de votre aide les amis.



La mention d'urgence, dans un titre est contre productive et malvenue. Elle est supprimée.

.
-----

[Jack]

Le vhdl étant un langage d'électroniciens et pas d'informaticien, je transfère dans le forum électronique.

Bonne chance

[jiherve]

Bonsoir,
je passe sur les déclarations verbeuses et il faut bien que tu fasses quelquec hose:

process(clrn, clk)
begin
  if clrn = '0' then
    ff <= (others => '0');
    masq<= '0';
    cpt1 <= 0;
    cpt2 <= max_periode_sig_in ;
  elsif rising_edge(clk) then
    -- détection front montant
    ff <= (not ff(1) and ff(0) & ff(0) & sig_in);

    -- mono retriggerable qui isolera l'apparition du signal ou sa disparition

    if ff(2) = '1' then
       cpt2 <= 0;
    elsif cpt2 < max_periode_sig_in then
       cpt2 <= cpt+1;
    end if;

    -- génération du masque
    if ff(2) = '1' and cpt2 = max_periode_sig_in then
       cpt1 <= 0;
       masq <= '1';
    elsif cpt1 < durée_ masq then
      cpt1 <= cpt1 + 1
    else
      masq <= '0';
    end if;
  end if;
end process;

les constantes doivent êtres ajustées en fonction de la période d'horloge et celle du signal d'entrée.
Vu l'heure c'est sans garantie!
JR

[invite3ee1529b]

ok très bien je vois plus clair dans ma démarche maintenant, merci.
j'ai aussi pour ma part plus de renseignements sur le programme.

je doit synthétiser une équation en fait.

S= A + B
où
A= not VCE & SELECTION & CMDE
B= not SELECTION & CMDE et MASQUE

donc on a vu que le masque doit trigger sur le premier niveau logique 1 du VCE (signal carré de 700hz), et le masque doit durer 50µs (j'ai pas la valeur exacte encore).


vu que SELECTION est commun aux deux membres je pensais faire mon code autour de celui-ci.




si SELECTION='1' alors
si ( not VCE & CMDE) alors
A <='1' sinon '0';
fin si;
sinon si SELECTION = '0' alors
(détection du premier front de VCE alors déclenchement du masque)
si (masque='1' & CMDE) alors
B <= '1';
fin si;


S <= A + b;

est-ce possible avec une architecture séquentielle ou alors est-ce mieux en concurrent?

[A voir en vidéo sur Futura]

[jiherve]

Bonsoir,
pour faire du timing il faut du séquentiel, cependant cela peut être aussi concurrent!
Fais l'effort d'utiliser la syntaxe VHDL.
JR

[invite3ee1529b]

Désolé pour la syntaxe c'étais pour faire rapide dans l'écriture du post.
Je continue de plancher sur la façon de gérer le timing.

merci pour ton aide JR.