Bonjour,
je dois, toujours dans le cadre d'un projet, créer une PLL numérique à partir d'un CPLD.
Je reçois un signal de 25 Hz, et dois sortir un signal de 36kHz, qui ira incrémenter un compteur à chaque front montant (utile pour mon projet).
Pour créer ma PLL, je prends le signal d'entrée, et je lui applique plusieurs délai, à chaque délai, je compare le signal (retardé donc) avec le signal PLL (le signal de sortie de la PLL passé au préalable dans un diviseur de fréquence pour retrouver les 25Hz). En fonction de si les 2 signaux sont en phase ou non, j'incrémente (ou pas) un compteur "erreur".
Mon problème, c'est que je ne sais pas du tout ce qu'il faut faire à partir de là.. Après quelques fouilles sur internet, j'ai aperçu l'utilisation d'un signal UP et d'un signal DOWN en fonction de la différence de phase entre les deux signaux d'entrées, mais je n'ai pas bien compris ce qu'ils en font..
comment exploiter l'erreur? comment créer un DCO? Est-ce qu'il y a l'équivalent d'un filtre de boucle (utilisé dans la PLL analogique) en numérique?
Merci beaucoup (et d'avance) pour vos réponses x)
-----
