Circuit CMOS avec transistors

[madininais]

Bonjour,
en systèmes logiques
je ne comprends pas le principe pour écrire un circuit avec des transistors type N ou P, pour représenter une fonction logique.
Prenons ce cours:

http://www.enseignement.polytechniqu...logique%20.pdf

A la page 27 pour commencer, j'ai bien compris que les transistors fonctionnent comme des interrupteurs, et donc pour réaliser la fonction a.(b+c) je comprends bien le circuit avec les transistors NMOS, puis avec les PMOS je veux bien admettre qu'on obtienne la fonction inverse dc au final on obtient a.(b+c)

Maintenant passons à la page 29, pour réaliser l'inverseur, je ne comprends plus... Pourquoi obtient-on un inverseur avec ce circuit?

Y a t-il une importance à ce que les TrN soientt en bas et les P en haut et inversement?

Donc toute la suite je ne comprends plus (porte NAND, NOR...)

Y aurait -il une aimable personne qui pourait m'expliquer le principe?
Merci de votre aide
-----

[Jack]

Maintenant passons à la page 29, pour réaliser l'inverseur, je ne comprends plus... Pourquoi obtient-on un inverseur avec ce circuit?

Y a t-il une importance à ce que les TrN soientt en bas et les P en haut et inversement?

C'est assez simple. Un PMOS conduira si on lui met 0V en entrée alors qu'un NMOS conduira si on lui met VDD en entrée.

Donc dans le schéma de l'inverseur, si on applique 0V, celui du haut est passant alors que celui du bas est bloqué. On a donc VDD en sortie. Au niveau logique: 0 en entrée et 1 en sortie. Il y a bien inversion.

Tu peux reproduire le raisonnement avec VDD en entrée.

A+

[madininais]

Merci je commence à comprendre, on est d'accord que les Pmos sont ceux avec un petit rond et les Nmos n'ont pas de rond? Ce qui explique ton message, O en entrée d'un Pmos devient 1 (le petit rond correspond à un inversement) et inversement.

[Jack]

Merci je commence à comprendre, on est d'accord que les Pmos sont ceux avec un petit rond et les Nmos n'ont pas de rond? Ce qui explique ton message, O en entrée d'un Pmos devient 1 (le petit rond correspond à un inversement) et inversement.

Oui, ce n'est pas la symbolisation normalisée, mais c'est assez parlant toutefois.

O en entrée d'un Pmos devient 1

C'est vrai dans cette configuration. Il faut préférer les états conducteur ou non conducteur à 0 ou 1 d'une manière générale.

A+

[A voir en vidéo sur Futura]

[madininais]

Mais avant de passer à la porte NAND que je ne comprends pas; restons sur l'inverseur.
En mettant Vdd en entrée (Vint) je veux bien que le Pmos se bloque donc pour le transistor du haut on aurait meme tension au point S et au point D? Ou alors on a meme tension que si le transistor est passant? Et dans ce cas pourquoi a-t-on Vdd en sortie?

[madininais]

Passons maintenant au NAND page 30
Si on applique E1=E2=Vdd les Pmos sont bloqués mais les Nmos passants, on a donc quelle tension en sortie? Vss? Et Vss correspond à 0?

Si on apllique E1=E2=0 les Pmos sont passants et les Nmos bloqués donc en sortie on a Vdd=1
et si une seule entrée est à 1 on a aussi 1 en sortie à cause du paralellisme des Pmos.

J'y suis?

[PA5CAL]

En mettant Vdd en entrée (Vint) je veux bien que le Pmos se bloque donc pour le transistor du haut on aurait meme tension au point S et au point D? Ou alors on a meme tension que si le transistor est passant? Et dans ce cas pourquoi a-t-on Vdd en sortie?

Si l'on met Vdd en entrée, le PMOS (en haut) se bloque (interrupteur ouvert) et le NMOS (en bas) sature (interrupteur fermé). La tension des points D (=Drain) est égale à la tension du point S (=Source) du bas, c'est-à-dire GND (=0V).

Si l'on met GND en entrée, le PMOS (en haut) sature (interrupteur fermé) et le NMOS (en bas) se bloque (interrupteur ouvert). La tension des points D est égale à la tension du point S du haut, c'est-à-dire Vdd.

En résumé, quand on met Vdd en entrée on obtient GND en sortie, et quand on met GND en entrée on obtient Vdd en sortie. On a donc réalisé un inverseur.

[PA5CAL]

Passons maintenant au NAND page 30
Si on applique E1=E2=Vdd les Pmos sont bloqués mais les Nmos passants, on a donc quelle tension en sortie? Vss? Et Vss correspond à 0?

Oui, c'est cela. Vss correspond au GND du schéma précédent, qu'on prend comme référence des tensions.

Généralement, par convention Vdd représente le niveau logique haut, noté 1 ou H (= High), et Vss (ou GND) représente le niveau logique bas, noté 0 ou L (=Low).

Si on apllique E1=E2=0 les Pmos sont passants et les Nmos bloqués donc en sortie on a Vdd=1
et si une seule entrée est à 1 on a aussi 1 en sortie à cause du paralellisme des Pmos.

Exact.

Mais pour ne pas se tromper dans le raisonnement, mieux vaut détailler et continuer de considérer les tensions, en assimilant les transistors à des interrupteurs ouverts ou fermés.

.

[madininais]

Super! Merci!