Problème de simulation sous ISIS 7.4

[inviteea218ab5]

Bonsoir,

Je dois réaliser un analyseur de spectre à balayage de fréquence dans le cadre d'un mini-projet.
J'ai pour cela dans un premier, conçu chaque bloc du circuit. Ils fonctionnent tous indépendamment les un des autres.
Cependant, lorsque que je branche les blocs entre eux, là ça ne fonctionne pas, j'ai l'erreur dont le screenshot est en pièce jointe.
J'ai essayé de détecter l'origine de cette erreur et je pense qu'il provient du circuit mélangeur AD633. Lorsque que je l'exclue de la simulation, je n'ai pas d'erreurs.

Comment puis-je y remédier ?

Je vous remercie d'avance.

Che57
-----

[inviteea218ab5]

Personne pour m'aider ?

[invitedb9b1ced]

Salut Damien ,

Oups désolé j'ai lu tout le chemin de dossier dans ton erreur d'isis

Je n'ai pas proteus sous la main mais déjà tu peux de modifier les valeurs des temps sous les paramètres de pro spice (on voit que TRAN a une valeur trop faible pour U1 et Q1) donc essais de voir si cette valeur est modifiable.

A++

[invite71a6c60d]

poste ton schema en piece jointe

[A voir en vidéo sur Futura]

[invitedb9b1ced]

poste ton schema en piece jointe

+1 pour Hulk et si tu pouvais poster le fichier dsn ce serait un plus (voir si la simulation plante uniquement chez toi ou non).

[inviteea218ab5]

Bonjour,

Je vous ai mis le fichiers en pièce jointe.

Le problème actuel et que je n'arrive pas simuler le générateur de rampes (NE555) dans ce fichier : soit j'ai un "timestep too small" lorsque je lance la simulation en appuyant sur le bouton lecture, soit PROSPICE reste bloqué à 0% (et je suis obligé de tuer le processus) lorsque je simule dans une fenêtre ANALOGUE ANALYSIS.

Du coup, je suis bloqué et je ne peux pas simuler l'AD633J (mélangeur).

Autrement, le VCO fonctionne correctement lorsque je l'attaque avec un générateur d'impulsions (réglé en rampes), tout comme les filtres.

@amoniaque : à quoi correspond ce TRAN justement ?

En vous remerciant d'avance.

[inviteea218ab5]

J'ai vraiment du mal à comprendre un truc : lorsque je teste le générateur de rampes tout seul dans un fichier, il fonctionne normalement. Puis lorsque je l'incorpore dans mon projet, soit la simu plante, soit j'ai des erreurs. Et le plus drôle est que les erreurs proviennent des autres blocs qui fonctionnent eux aussi indépendamment les uns des autres !

[inviteea218ab5]

Il y a vraiment personne qui peut me donner un petit coup de pouce ?

[bertrandbd]

Bonsoir

Que l'outil de verification des régles electriques (tool => electrical rules check)

[inviteea218ab5]

Voilà ce que j'obtiens :

ELECTRICAL RULES CHECK REPORT
=============================
Design: C:\Users\Damien\Desktop\ANALYS EUR_DE_SPECTRE\ANALYSEUR_DE_SP ECTRE.DSN
Doc. no.: <NONE>
Revision: <NONE>
Author: <NONE>
Created: 11/04/11
Modified: 12/04/11

#I:Compiling design 'C:\Users\Damien\Desktop\ANALY SEUR_DE_SPECTRE\ANALYSEUR_DE_S PECTRE.DSN'.
%C=0002,00000003
#W:Pin '1' does not exist on child sheet.
%S=C3
%L=7
#W:Pin '2' does not exist on child sheet.
%S=C3
%L=7

UNDRIVEN: U3,COMPIN (Input)
UNDRIVEN: U3,SIGIN (Input)
UNDRIVEN: U3,ZENER (Input)
UNDRIVEN: VP15,<TERM> (Output); U4,VS+ (Power Pin); U1,V+ (Power Pin); U5,V+ (Power Pin)
UNDRIVEN: VM15,<TERM> (Output); U4,VS- (Power Pin); U1,V- (Power Pin); U5,V- (Power Pin)
UNDRIVEN: RAMPES2,<TERM> (Output)

Netlist generated OK.
ERC errors found.

[invite2b5e1cb2]

Salut

sans chercher, j'ai remplacé ton TL081 par un autre modèle de la librairie et plus d'erreurs dessus. (il restait une erreur sur C3 mais j'ai pas regardé)

[bertrandbd]

Bonsoir

Sur C3, quabd tu édites le composant tu enlèves l'option attach hierarchy module. Les options undriven des TLO existent à cause des signaux non connectés

A+