adaptation signaux logiques

[invitee040111a]

Bonjour à tous

J'ai un souci d'adaptation de signaux. Le schéma en pièce jointe montre 3 CI connectés ensembles dont deux d'entre eux sont alimentés en 3.3v et le micro principal en 5v. J'ai ajouté des ponts diviseur lorsque je connaissais le sens des signaux pour les adapter.
Toutes les résistances sont à 10k comme précisé. Le programmateur est en 5v.
Pendant la phase de programmation la ligne MISO passe à 5v pouvant provoquer des soucis à U2 , d'où le pont diviseur qui fait passer le niveau max à 2.5v.
Première question :
Après la programmation donc en utilisation normale, est ce que U2 est capable de communiquer via SD0 de manière correcte avec le micro (MISO).
Deuxième question :
L'aspect TX et RX avec U1 et U3 est t'il correct ?

Cordialement

Aceproggy
-----

[invitee040111a]

La réponse est trop simple ou le problème trop compliqué ?

[invitedb9b1ced]

Hi,

Tiens, regardes ça : http://forums.futura-sciences.com/el...e3v-5oe5v.html.

++

[invitee040111a]

Merci amoniaque

Cependant le post en ref ne répond que partiellement à la question.
En tout cas pour la première qui est de savoir si la ligne MISO SDO est fonctionnelle avec ce montage hors phase de programmation.
Je ne souhaite pas ajouter de composants "adaptateur de ligne" car j'ai un soucis de place (entre autre).
Je sais que ce type de problème a déjà été bien souvent identifié mais là je dois me contenter de résistances.

Cordialement
Aceproggy

[A voir en vidéo sur Futura]

[invitee040111a]

Autant pour moi
Le schéma est incomplet
je reposte

[invitedb9b1ced]

Un petit détail : normal que Rx soit relié à Rx et pareil pour Tx ?

Sinon pour les niveaux ça dépendra essentiellement des seuils min et max des entrées ...

[invitee040111a]

Bien vu ! évidemment RX est relié a TX et vice versa.

Cependant le problème de fond est l'utilisation de MISO SDO en fonctionnement normal.
Il s'agit de composant CMOS donc un 3.3v passe pour un niveau haut et dans l'autre sens un 5v (2.5v après diviseur ) ça passe aussi ! ce qui me pose un souci de compréhension c'est la présence de résistances dans le sens SDO --> MISO.
Est ce que le niveau 3.3v en sortie de U2 arrive comme un 1 logique sur U1 qui interprètera cette tension (supérieure à 2.5v) comme un 1 logique ?
pour info le micro est un AT Mega.

Cordialement

Aceproggy