Bonjour a tous
Que considere t on comme niveau haut et bas sur des portes logiques ou et ou exclusives NC7S86 et NC7S32 Qui sont allimentées en 5 V DC le seuil est il à 1/2 de l'alimentation soit 2,5 V dans mon cas.
J'ai regardé les data sheet mais ceci n'est pas précisé
Merci de votre aide.
Tu as mis tes lunettes ????Envoyé par pidofra
et dans la rubrique DC Electrical Characteristic de la spécification du NC7S86
C'est quoi Vih min =3,15V et Vil max = 1,35V pour Vcc=4,5V ?
Merci DAUDET
Ce n'est pas une question de lunette ou non sur ma data sheet il ce n'est pas indiqué et ou je n'ai rien compris.
Je ne sais pas commpent inserer un document qui mene à un adresse web je ne sais pas si cela est authorise de le faire comme cela,
http://www.fairchildsemi.com/ds/NC%2FNC7S86.pdf
mais en tous cas il y a un screen shot de cette data sheet que je joint
merci pour l'aide toute fois
Encore une autre question
Dans ce cas comment un signal de 2 V ou 2,5 est vu? puisqu'il se situe entre le seuil H et B?
Merci encore
C'est la zone interdite (en statique) ....
Il n'y a rien de prévisible en sortie ..... haut? bas? oscillations?
Bonjour,
Dans le datasheet que tu mets en ligne, pidofra, il y a bien les caractéristiques des seuils haut et bas, page 2, sous "DC Electrical Characteristics" (les 4 premiers paramètres).
Un datasheet est toujours complet, sans quoi personne ne pourrait utiliser tel ou tel composant correctement.
+1 on ne doit jamais utiliser des tensions situees dans la zone interdite, comme dit plus haut, cela entraine des reactions non desirees de la porte, qui peut basculer, osciller, chauffer ou consommer et claquer...
merci a tous pour votre aide
Schizophrene sur la data sheet que j'ai mis en ligne si les parametre seuil haut et bas sont indiqués, ben je n'ai pas su les lire aussi bien que sur la data sheet de Daudet bien que je comprenne que les data sheet doivent être complètes. cependant vu mes connaissances limitées je ne pensais pas qu'il il avait deux seuils sur une porte je pensais qu'il n'y en avait qu'un aux allentours de la moitiée de la tension d'alim. J'essaye de comprendre un schema bien que j'avance un peu je ne peux pas dire que ma comprehension s'eclaircisse, mais mes connaissances augmentent alors merci a tous
Donne ton schéma et les points qui te tracasse ..... On peut t'aider.
Merci a toi Daudet cela fait maintenant quelques jours que j'essaye de comprendre ce qui peux se pssser sur ce montage selon que le debit soit en defaut ou la temperature ou les deux.
En fait j'aimerai avoir un genre de table de verite de la derniere porte OU en fonction des etats des deux entrées Je n'arrive pas à visualiser.
et le pourquoi d'un tel montage.
Desolé aussi pour le schema mais le prog que j'utilise n'est pas specialement fait pour l'electronique.
EN tous les cas merci pour votre aide je sais que c'est simple pour la pllupart d'entre vous mais pour moi cela l'est moins.
Merci
Tu peux mettre les références des composants? Un OR avec des inverseurs en entrée .... c'est un NAND.
PS: en entrée de ton XOR tu as du OV ou du 5V (un "0" ou un "1") et jamais de tension statique intermédiaire car ton comparateur est monté avec une réaction positive . il fonctionne en trigger de Schmitt.
Il y a deux porte OU (mes symbole ne sont pas les meilleurs mais) Les porte ou sont NC7S32 et la porte ou exclusive est NC7S86.
Mon probleme est si il n'y avait pas de trigger de schmitt il ne pourrait y avoir que du zero ou un 1 vu que ça sort du premier OU donc je ne comprends pas l'ajout du Schmitt et du XOR et de l'inverseur et du dernier OU
merci
Je n'ai pas encore étudié ton schéma, mais le comparateur (merci pour la référence ?????) et le XOR sert à faire un pulse à chaque transition (0->1 et 1->0) du signal d'entrée
La ref du comparateur semble etre un OP727 je dis semble car je ne vois pas le reste de la reference.
Un Pulse? alors la je comprends encore moins.
Moi je pars du fait que si il y a un haut a la sortie du premier OU ,il va y avoir deux signaux haut a l'entrée du XOR et donc un signal bas sortie dernier OU donc pour moi il fallait juste inverser la sortie du premier ou pour obtenir le même resultat
Valeur de la capacité ?
10 Micro
C'est marrant je ne pensais pas que cela aurait eu une importance
merci
En simulation, ton schéma sert à rien .... tu en es sûr ?
Ha ha
Oui j'en suis sur et pour moi aussi il ne sert a rien, et en plus je n'y comprends pas beaucoup mais j'essaye; En fait je n'ai rien pour scanner ici mais c'est une partie du schema sur laquelle je bloque depuis des jours, que j'essaye de comprendre, alors l'histoire du pulse pouvais m'aller car je n'avais pas penser a cela mais si tu me dis que cela ne sert a rien alors je vais risquer de demander à ceux qui l'ont pondu outre atlantique.
Mais c'est quoi la table de verite de l'ensemble juste pour etre sur de moi?
merci encore
Voilà une simulation de ton montage
Merci DAUDET pour ton aide
Si on oublie le debut cela ressemble à un inversseur? c'est bizzare ce truc.
+1 c'est un ou exclusif
AB S
00 0
01 1
10 1
11 0
Si l'entree A est a 0, tu as la sortie = a l'entree B
Si l'entree A est a 1, tu as la sortie = inverse de l'entree B
Inverseur avec anti-rebond.
- Il faut un signal stable pendant au moins 10 secondes au niveau "1" en entrée pour avoir une action en sortie
- Si le signal en entrée passe à "0", l'action en sortie est immédiatement supprimée
Mais il n'y avait pas besoin d'une telle usine à gaz !
Merci a vous pour vos reponses qui m'aident a mieux comprendre, mais cela ne colle pas bien car en fait le final ne devrait pas etre ou exclusif car comme ce systeme surveille un systeme de refroidissement si il y a un probleme soit sur le debit soit sur la temperature il doit y avoir action mais egalement le cas moins probable si il ya a un probleme sur les deux quoique que le debit devrait arriver avant la temperature plus souvent que l'inverse voir en même temps.
merci a vous
.
Si ça colle !
Si il y a un défaut sur le débit et/ou sur la température, le système réagit mais uniquement si ce défaut dure plus de 10 secondes. Ca évite les alarmes sur un défaut fugitif ou un parasite
Le XOR ne sert qu'a générer la temporisation
Bonjour et désolé mais je reviens vec mon petit problème car chaque fois que je crois avoir compris les explications ben, le lendemain apres avoir encore une fois reflechi toute la nuit je m'aperçois que je n'ai rien compris.
Contrairemant a ce que vous m'avez dit je refais dans ma tête les differents cas et ça ne colle toujours pas.
Si on prends sortie 1er porte OU avec un signal haut, ce signal passe à travers
l'ampli op mais aussi va directement à l'entrée de la OU EX donc signal sortie OU EX devrait passer immediatement à H et je pense que 10 seconde apres l'autre signal (sortie ampli )devrait passer également a H deux entrées H sur un OU EX devrait donner une sortie B.
Comme sur la dernière porte OU il y a deja un signal sortie inverseur à Zero la sortie de la OU EX passant à zero ( apres 10") la sortie general devrait passer a zero au bout de 10 secondes.
Donc pour moi toute état haut sur une des entrées generera un signal haut à la sortie mais pour 10 secondes
et là je reviens au point que je ne comprends pas ce montage.
Je joint encore une fois le document concerné en mettan un peu de couleur, merci encore de votre aide
Bonjour et desole d'insister mais si qu'elqu'un pouvais me m'expliquer differement le schema que j'ai joint avant.
car pour moi la table de verité que l'on me donne je n'arrive pas à me l'expliquer. Je ne voudrais blesser personne mais pour moi sur mon schema que soit A, soit B, soit les 2 passent état haut cela ne change rien à la sortie. donc je ne vois vraiment pas pourquoi la table de verite que l'on m'a donné est celle d'un ou exclusive .
Si quelqu'un pouvais rejeter un oeil ce serait sympa.
Merci de votre aide
Bonjour,
la table de vérité n'est pas la meilleur solution lorsqu'intervient le temps. Il vaut mieux tracer des chronogrammes.
Deux pattes c'est une diode, trois pattes c'est un transistor, quatre pattes c'est une vache.
Commence par dessiner un OR correctement, il n'y a pas de boule sur les entrées (une boule signifie une inversion)
Voilà ton montage corrigé (avec chronogramme)
Désolé de te contredire Daudet mais des inverseurs devant une porte OR donne une NOR et pas une NAND.
En fonctionnement normal, tu devrais avoir un niveau "1" sur A et B donc "0" en sortie de la première NOR. On est en dessous du seuil de l'AOP donc aussi "0" sur sa sortie. On se retrouve avec les entrées du XOR à "0" donc niveau "0" en sortie. Et là on se retrouve avec un "0" et un "1" en entrée de la deuxième NOR, ce qui donne "1" sur S.
Un défaut de température ou de débit apparaît, l'une des entrées ou les deux de la première porte NOR passent à "0", donc niveau "1" en sortie. Le condensateur va mettre un certain temps à se charger (10s) puis faire saturer (quand il aura atteint 2.5V) L'AOP à 5V. Les entrées du XOR sont à "1" donc "0" sur sa sortie. On se retrouve avec les entrées de la deuxième NOR à "0" donc "1" sur S.
Ce qui me fait dire qu'il y a un souci dans le pâté.
Commence par apprendre les symboles des portes logiques .... ensuite tu feras des remarques constructives
Une NOR, c'est un OR avec une boule en sortie .
PS le circuit utilisé NC7S32 est un OR
