Choix d'une PLL pour générer du 13,1072MHz à partir de 25MHz

[invitef9ccb542]

Bonjour,

Je cherche à générer du 13.1072MHz synchrone avec du 25MHz
Normalement il faut faire une PLL avec:
- la réf de 25MHz est divisée par 15625 pour fournir du 1600Hz
- la sortie est divisée par 8192 pour fournir du 1600Hz
- on compare les deux et on pilote le VCO
Cependant je ne trouve pas de circuit capable de me le faire, j'ai consulté:
- le TI CDCE913
- le onsemi FS7145
A chaque fois leur rapport de division ne permettait pas de faire cette opération.

Bien évidemment avec un CPLD (ou un FPGA ou même des 74HC) et un 74HC7046 c'est facile à faire, mais j'aurais aimé utiliser un circuit avec un VCO tournant au dessus pour limiter le jitter.

Connaissez-vous d'autre circuit capable de le faire?
-----

[inviteede7e2b6]

et faire un simple mélangeur avec un quartz ?

"pas assez cher , mon fils" ?

[invitef9ccb542]

Bonjour Pixel,

Merci pour la réponse.
Je me doutais que je n'avais pas été précis.
Le 13.1072MHz (comme le 25) est sous forme d'un signal carré. Il s'agit en fait de générer un signal d'horloge pour un circuit numérique.
Donc le mélangeur me donnerait facilement su 13.1072 synchrone mais sous forme de sinus, et un sinus comme signal d'horloge ce n'est pas top pour limiter le jitter.

[inviteede7e2b6]

une porte rapide à 5 kopecks (TTL LS) te le rend carré !

[A voir en vidéo sur Futura]

[invitef9ccb542]

oui mais avec du bruit de phase

[inviteede7e2b6]

biscotte tu crois que ton usine à gaz à PLL n'en aura pas....

c'est beau de rêver....

[invitef9ccb542]

Bonjour,

@Pixel: oui je sais pour le bruit de phase je raconte n'importe quoi, mes arguments étaient fallacieux.

En revanche la solution mélangeur ne me convient pas forcément pour les raisons suivantes:
- si je veux faire du 13.1072 avec du 25 il faut que je mélange avec du 25-13.1072=11.8928MHz (par exemple) et les quartz à 11.8928MHz cela ne court pas les rues. J'ai bien la solution de le faire faire sur mesure comme chez Deloor, mais je reviens au même problème qu'avec un quartz à 13.1072MHz en VCXO avec une PLL.
- après le mélange il me faut un filtre suffisamment sélectif, ce n'est pas très compliqué, mais cela ne simplifie pas forcement la chose.
- enfin si mon 25MHz jitte beaucoup en phase je récupérerais la même jitte sur la sortie. Avec une PLL et un filtrage fort je peut filtrer passe bas une jitte important, à condition d'avoir un VCO (ou un VCXO) "adapté".

Donc je reviens à la charge pour voir ce que l'on peut envisager comme solution sans quartz.

Pour l'instant je suis bloqué sur deux solutions:
- deux CDCE913 le premier fabriquant du 12.8MHz à partir du 25 ; le second fabriquant du 13.1072MHz à partir du 12.8MHz.
- un circuit TCL2932A intégrant un VCO pouvant tourner à 2X13.1072MHz et un comparateur de phase; et je mets dans un EPM3032 les diviseurs nécessaire de mon 25MHz de référence (%15625) et de mon VCO (%8192).

J'ai regardé les circuits onsemi FS7145 mais je ne peux pas générer exactement mon 13.1072MHz

donc si quelqu'un à un autre synthé sous le coude...

[invitef9ccb542]

bon j'ai trouvé une ref mais c'est un très gros composant qui suce beaucoup trop, mais bon je mets la réf pour ceux qui tomberait sur le même problème: CDCE62005

[invite01fb7c33]

Tu ne dis pas d'ou provient de le 25MHz, si c'est un quartz standard, non climatisé il sera à +/-50ppm. Il en sera donc de même pour le 13,1072MHz qui sera donc à +/- 655Hz.
Donc il faut prendre cette incertitude en compte, et tu trouvera des facteurs P et Q plus petits. Par exemple avec 103 et 54 tu auras un écart de 30ppm, inférieur donc à l'incertitude du quartz. Et la tu trouveras pléthore de PLL capable de le faire (Chez Cypress par exemple).

[invitef9ccb542]

le 25MHz provient d'un TCXO à 1ppm