Différence fonctionnement MOS N et P

[invite726c8faa]

Bonjour à tous,
Je suis sûr que la réponse à ma question est super simple mais je préfère sortir de l'ignorance !

Je souhaite réaliser une sorte de switch pour isoler un signal TOR créé par un montage push-pull (non représenté sur le schéma ci-joint mais modéliser par une source de tension)c'est à dire que :

• Lorsque le signal de pilotage actif, je laisse passer l'état du signal TOR (0 ou 3.3V)
• Lorsque le signal de pilotage est inactif, je bloque l'état du signal TOR en le laissant à 0

J'ai tout d'abord utiliser un MOSFET P (partie droite du schéma) et cela fonctionne : lorsque j'ai 0V sur la grille, la tension aux bornes de la résistance de 1MOhms (0 ou 3.3V) varie bien en fonction de ce qui arrive sur la source du MOS P (c'est à dire en fonction du positionnement du switch en haut). Lorsque j'ai 3.3v, le transistor est bloqué et le signa est bien isolé.

Par contre lorsque je fais le montage avec un MOS N, cela ne fonctionne pas : je m'attends bien sûr au fonctionnement inverse avec un passage entre le drain et la source lorsque la tension sur la grille est égale à 3.3V.
Cependant, j'ai une chute de tension entre D et S du MOS P de plus de 2V.
Est ce quelqu'un voudrait bien m'en m'en expliquer la raison ?

Je vous remercie par avance et vous souhaite une bonne après-midi !
-----

[gcortex]

Un mos c'est 12V et 5V pour les modèles les + récents (logic level)
Souvent on met la source d'un NMOS à la masse (=NPN)
et pour utiliser un PMOS, on met un étage tampon

[invite726c8faa]

Bonjour gcortex,
Merci pour votre réponse. Néanmoins, je sais que l'on utilise souvent les NMOS en montage collecteur ouvert en reliant la source au GND.
Cependant, je ne comprends toujours pas pourquoi mon montage ne fonctionne pas ...

[gcortex]

Drain ouvert. çà marche pas parce qu'il faut un Vgs de 12V.
Qu'est ce que tu dois piloter ? Qu'entends tu par "isoler" ?

[A voir en vidéo sur Futura]

[invite726c8faa]

Re-bonjour,

J'ai déjà essayé avec des VGS plus importants, le résultats reste identique.

En fait il s'agit d'un signal TOR qui est actif lorsque je n'ai plus d'alimentation et qui doit être isolé d'un CI actif qui possède des diodes de clamping en trée. Si je le connecte directement, je vais vider ma réserve d'énergie au travers des diodes de clamping ...

merci

[gcortex]

tes schémas sont faux. pour une véritable isolation, on utilise un opto-coupleur.
il vient de où ce signal et c'est quoi ce CI mystérieux ? comment est il alimenté ?

[invite726c8faa]

Pourquoi mes schémas sont faux ?
Ce signal vient d'une porte logique avec une sortie Push-Pull qui peut être à 0 ou 3.3V. Cette porte doit fonctionner sur une pile lorsque l'alimentation principale disparaît. Le signal de sortie de cette porte est connecté à un micro-contrôleur (fameux CI comem vous le dite) qui dispose de diode de clamping interne sur tous ces IOs (y compris les entrées d'ADC).

J'utilise des opto-coupleurs déjà sur la même carte mais je ne vois pas comment je pourrais en utiliser un pour la fonctionnalité recherchée dans la mesure où si je connecte mon signal à isoler directement sur l'anode de ma diode de l'opto-coupleur, je vais consommer et flinguer ma pile ...Mais je suis preneur si vous avez une solution à base d'opto à me proposer ...

Puis je souhaiterais vraiment comprendre pourquoi dans les schémas que je propose j'ai cette chute de tension avec le MOS N ?

[gcortex]

un microcontrôleur qui va clamper avec du 3.3V ???

[gcortex]

tu as aussi la possibilité d'éteindre l'opto quand tu es sur pile

[invite726c8faa]

Lorsqu'il n'est pas alimenté oui car le potentiel sur l'I/O est plus important que sur le rail du 3.3V.
Ce qui implique que la diode qui a son anode sur l'I/O et sa cathode sur le rail d'alimentation des I/O du micro va conduire ... (j'ai testé, c'est vraiment le cas !)

[invite726c8faa]

Comment puis-je faire cela ?

[gcortex]

tu veux dire que tu as du jus entre tes 2 masses ?

[invite726c8faa]

Je ne comprends pas les 2 masses ?
Sur l'exemple d'input avec diodes de clamping dans le schéma ci-joint :
L'analog voltage est connecté à ma sortie Pus-Pull de ma porte logique.
Lorsque la sortie Push-Pull de la porte est au +3.3V (alimentée par la pile) et que le micro n'est pas alimenté (VCC sur le schéma), la diode de clamping du haut va conduire ...

[gcortex]

bin dans ce cas, il suffirait d'un collecteur ouvert ou d'un drain ouvert avec une résistance de pull-up sur l'alim de ton µC.
Si tu as 2 alims tu as 2 masses non ? la tradition c'est de relier les masses.

[gcortex]

les µC ont souvent un port avec pull-up intégrées. moi je prendrais un npn avec une résistance de 100K

[invite726c8faa]

Bonjour,

Effectivement !
Merci, je n'y avais pas pensé alors que j'en ai plein sur la carte pour d'autres fonctions !
Par contre si jamais vous comprenez (ou quelqu'un d'autre comprend) ce qui se passe sur mon montage initiale proposé (raison de la chute de tension), je suis preneur car je n'aime pas rester sans comprendre ...

Bonne journée.

[abracadabra75]

J'ai tout d'abord utiliser un MOSFET P (partie droite du schéma) et cela fonctionne : lorsque j'ai 0V sur la grille, la tension aux bornes de la résistance de 1MOhms (0 ou 3.3V) varie bien ....

Bonjour.
Tes schémas sont faux: les grilles sont à un potentiel constant. Si c'est ça que tu as réalisé, même le schéma dit 'bon' ne doit pas fonctionner.
Et pa sbesoin de ce montage: "l'isolation" est produite par les switchs!
A+

[invite726c8faa]

Bonjour,
Les grilles sont à un potentiel dépendant de la présence ou non de l'alimentation principale de la carte constant lorsque je n'ai pas d'alimentation ou lorsque j'en ai une mais j'ai représenté ici uniquement le second cas.
le switch du haut est branché sur la pile.
Il y a des applications notes de TI sur le web avec ce montage à base de PMOS qui sont très utiliser pour laisser passer ou non des alimentations ...

[gcortex]

Avec les mos, la règle c'est de mettre la charge sur le drain