Saturation de la sortie d'un transistor à double grille

[invite00fcc0f0]

Bonjour,

J'utilise un transistor à double grille (le BF998 de chez NXP) dans une application où je lui injecte une puissance à travers un générateur RF et j'observe la sortie sinusoïdale sur un oscilloscope.
Au départ, le schéma électrique contient une capacité de 100nF sur la grille d'injection (l'autre grille étant une grille de commande). Avec cette valeur de capacité, je commence à voir une sortie saturée à partir d'un niveau de puissance égal à 5 dBm. Par hasard, j'ai changé cette capacité et j'ai mis une capacité de 0.5 pF et du coup le niveau de la puissance que je peux injecter s'est amélioré et je peux aller jusqu'à 15 dBm ou plus. Ceci m'est tout à fait convenable mais je ne suis pas parvenu à comprendre les raisons de cette amélioration.

Si quelqu'un peut m'expliquer ça et éventuellement proposer d'autres techniques permettant d'améliorer la puissance injectée au transistor sans dégrader la forme du signal de sortie.
-----

[invitee05a3fcc]

Bonjour enisosousse et bienvenue sur FUTURA

J'utilise un transistor à double grille (le BF998 de chez NXP)

tu peux mettre un lien WEB sur la datasheet du transistor ?

dans une application .......

Plutôt que de faire du baratin, il vaut beaucoup mieux donner un schéma de ta manip avec le maximum d'information !

PS : on ne sait même pas à quelle fréquence tu travailles ..... ni le but de la manip !

[gcortex]

Bonjour et bienvenue sur Futura,

un schéma ?

Si tu as une très faible capa en série, elle forme un diviseur de tension avec la capa intrinsèque du transistor.
De ce fait, tu peux injecter une plus grande ddp.

[invite00fcc0f0]

Merci, mais en effet je ne peux pas donner le schéma mais la fréquence maximale est de 1 GHz. L'application consiste à utiliser ce transistor dans une configuration d'un "amplificateur de mesure" où on injecte un signal de perturbation vers un DUT à travers le carte contenant ce transistor. Le signal de sortie est utilisé pour avoir des infos sur la puissance injectée d'où l'importance d'avoir un signal non saturé à la sortie du BF998 et aussi d'augmenter la puissance incidente au transistor. Voici le datasheet du composant:

http://www.nxp.com/documents/data_sheet/BF998.pdf

[A voir en vidéo sur Futura]

[inviteede7e2b6]

et pourquoi ne peut tu pas donner ce shéma ?

en HF c'est déjà difficile avec des infos précises, alors si il faut jouer à Madame Irma...

[invitee05a3fcc]

mais en effet je ne peux pas donner le schéma

Et pourquoi ?

mais la fréquence maximale est de 1 GHz.

A ces fréquences, une photo du montage serait utile ainsi que ta méthode de mesure et le matériel utilisé
http://forums.futura-sciences.com/el...-sabonner.html

[inviteede7e2b6]

à un giga , la moindre piste de CI devient un circuit RLC....

c'est tout un Art qui demande beaucoup de poils au pattes , et même avec , on se vautre encore.

j'voudrais bien voir l'oscillo qui passe le giga.... à part les bêtes de concours de chez LECROY ,
ça court pas les rues.

[invite00fcc0f0]

D'accord, ne vous fâchez pas s'il vous plaît. Voici un schéma du bloc amplificateur en question. L'injection du signal provenant du générateur RF se fait sur la grille G2 du transistor (pas clair dans le fichier joint). Le but est de:
1) Comprendre pourquoi le signal de sortie (CH1 dans le schéma) a été amélioré avec l'utilisation d'une capacité plus petite.
2) Proposer, si possible, des améliorations pour augmenter la puissance injectée surtout que la plus petite capa que j'ai pu trouver est de 0.1 pF.

[invitee05a3fcc]

Tu peux indiquer les noms S , D , G1 et G2 du transistor ?
Il n'y a pas de tension d'alimentation ????

[invite00fcc0f0]

En effet,

S: source
D: Drain
G1: Grille 1
G2: Grille 2
la tension d'alimentation est de 12V.

Toutes ces infos ainsi que les différentes caractéristiques statiques et dynamiques se trouvent sur le datasheet de composant:
http://www.nxp.com/documents/data_sheet/BF998.pdf

[invite00fcc0f0]

Pardon j'ai pas bien saisi la remarque.

Par rapport au schéma:

S: en haut
D: en bas
G1: à droite
G2: à gauche
L'alimentation vient sur G1 et D.

[invitee05a3fcc]

Et tu utilises quoi comme matériel de mesure ? une photo du montage ?

[inviteede7e2b6]

pourquoi le shéma est il coupé....?

pourquoi n'est il pas dessiné selon les normes habituelles ?

encore un sujet qui va partir en vrille !

je me retire avant.

[invite00fcc0f0]

toutes vos questions n'ont rien à avoir avec le problème posé, c'est une question théorique que je demande et ça n'a rien à avoir avec le matériel utilisé ni l'intégralité du schéma électrique.Je pense que le datasheet et la partie du schéma donnée sont largement suffisants pour vous afin de pouvoir étudier le problème.

Je rappelle, il s'agit d'une question locale pour ce transistor: pourquoi diminuer la capacité à l'entrée de G2 sert à retarder la saturation du signal de sortie?

De toute façon, le matériel utilisé est un générateur RF pouvant délivrer 20 dBm jusqu'à 1 GHz et un oscilloscope LeCroy 4 GHz.
S'il vous plaît il faut se concentrer sur les éléments donnés et non pas chercher à connaître des éléments non utiles.

[invite00fcc0f0]

je précise aussi que le schéma a été saisi avec le logiciel ADS 2011, si ceci aide à mieux comprendre!!

[inviteede7e2b6]

en HF , le montage est TRES important , et les conditions de mesures aussi.

référence du Lecroy ? ty pe de charge ? niveaux , et surtout photo du PCB.

si tu demandes de l'aide , c'est à NOUS de juger de la pertinence des questions que NOUS posons....

merci de ne pas retourner les facteurs

ADS n'est pas un logiciel pour hypers.... tu m'aurais parlé d'APLAC , j'aurais regardé d'un autre œil

[invite00fcc0f0]

Merci quand même pour avoir essayé de m'aider. J'ai des contraintes qui m'empêchent de donner le schéma entier. Cependant, je suis 100 % sûr que le reste du schéma n'intervient pas. Déjà ce circuit est utilisé même en BF avec des fréquences de qqs centaines de kHz et le problème de saturation existe lorsque la puissance injectée commence à augmenter, donc c'est tout à fait indépendant de la fréquence mais plutôt tributaire de la puissance. Essayez-juste de jeter un coup d'oeil sur la datasheet, il se peut que la réponse est là-bas!!

[Tropique]

Je rappelle, il s'agit d'une question locale pour ce transistor: pourquoi diminuer la capacité à l'entrée de G2 sert à retarder la saturation du signal de sortie?

Comme déjà dit, augmenter la capacité permet de réduire le signal d'entrée effectif, et donc d'augmenter apparemment la tolérance à la saturation mais évidemment en pratique ça ne procure aucun gain, puisque la sortie va saturer au même niveau; et le gain de l'étage sera réduit.

Pour savoir exactement quel mécanisme cause la saturation, il faut avoir toutes les valeurs numériques, mais à première vue il est très mal polarisé: c'est un MOS à déplétion, et il est employé avec une forte tension positive sur une des grilles.

[inviteede7e2b6]

ces contraintes sont donc liées au coté pro de l'affaire, c'est légitime , MAIS

dans ce cas , les forums ne sont pas des bureaux d'études gratuits....

si vous n'avez pas les compétences en interne (y'a pas de honte) missionnez un ingénieur
conseil , ou faites appel à un labo d'études.

les affaires marchent ainsi, je suis (pas assez) payé pour le savoir

[invite00fcc0f0]

mais à première vue il est très mal polarisé: c'est un MOS à déplétion, et il est employé avec une forte tension positive sur une des grilles.

La tension d'alimentation optimale du transistor étant de 12V (comme indiqué sur la datasheet), pourquoi vous considérez qu'il est mal polarisé?

[Tropique]

La tension d'alimentation optimale du transistor étant de 12V (comme indiqué sur la datasheet), pourquoi vous considérez qu'il est mal polarisé?

Tu polarises G1 et tu rentres le signal sur G2; c'est plutot le contraire qu'il faudrait faire:
Ici, le circuit tel que tu l'emploies:
BF998a.png
On voit qu'à 200mV d'entrée (~-6dBm) il commence à compresser

Et là, tel qu'il devrait être utilisé:
BF998b.png

Plus de problème, et visiblement la polar de sortie est mieux centrée

[invite00fcc0f0]

Tropique, vraiment un grand MERCI. J'ai cru avoir vu dans une "application note" de NXP que pour leurs DG-MOSFET, G1 est utilisé pour l'entrée RF et G2 pour la commande. J'essayerais de refaire les simulations en inversant les grilles et voir qu'est-ce que ça donne.