Bonjour,
Je suis en train de terminer mon CDR (Clock data recovery) dans le cadre d'un projet. Après plusieurs recherches, j'ai décidé de réaliser le système qui est sous le lien suivant (ci-dessous). Comme il est indiqué, la distance (en temps) entre chaque impulsion permet de mesurer la durée d'un bit.
J'ai une question : Sur la page 112 du document, il est dit "Also, if the delay at the input of the PED (Tped2 - Tped1) is set = Tned + Tst". Je voudrais savoir où il faut implémenter le retard. Comment l'implémenter il faut mettre des buffers, ça c'est assez simple. Mais pour savoir où, je l'ai fais sur la seconde entrée du détecteur de front positif et en faisant varier la durée du bit d'entrée, la distance entre chaque impulsion reste toujours fixe.
Donc, mon CDR ne marche qu'à une fréquence donnée (à 10Ghz) et sur une plage de 500MHz, alors qu'il faut qu'il marche sur une plage de 3Ghz (de 8 à 11-12 Ghz)
Savez où il faudrait mettre ce retard ?
Merci de vos réponses, n'hésitez pas à me demander des précisions si besoin est
Oui le lien : http://faculty.kfupm.edu.sa/COE/elra.../322C_P.09.pdf
-----