Répondre à la discussion
Affichage des résultats 1 à 6 sur 6

CPLD Altera Max7000 -Incertitude Clock!!



  1. #1
    synapsium

    CPLD Altera Max7000 -Incertitude Clock!!

    Bonjour à tous,

    Je suis en train de faire le PCB d'une carte d'essai pour un CPLD d'Altera. J'utilise un composant de la série MAX7000 plus précisement un EPM7128S.
    Le datasheet me semble un peu flou au niveau de 4 broches alors je recherche l'avis d'une personne avisée
    J'aimerais utilisé deux clock indépendante donc je suppose que j'utilise GCLK1 et GCLK2 qui sont les broches 83 et 1.
    Et là il me reste deux broche dont je n'arrive pas a comprendre l'utilité; la 2 et 84 nommées GLCRN et OE1.
    Quelqu'un pourrais m'éclairer sur leur utilisation???

    MERCI

    -----


  2. Publicité
  3. #2
    jetster

    Re : CPLD Altera Max7000 -Incertitude Clock!!

    Salut,

    Je viens de jeter un coup d'oeil à la datasheet.

    La broche nommée "GLCRN" dans le schéma n'est autre que "GCLRN" de la page 11. Il semblerait que ce soit une erreur de frappe car "GLCRN" est introuvable dans le texte. GCLRN est une pin de reset global associée à des registres de fonction. Je te laisse le soin de décortiquer son utilisation.

    OE1 est expliqué en page 14. Il s'agit d'une "Output Enable". Toutes les entrées sorties sont configurables individuellement soit en entrée, soit en sortie.
    Celles qui sont configurées en sorties agissent comme des triggers de schmitt (trois états). Comme tu dois le savoir, ces triggers ont trois broches : entrée, sortie et enable. L'enable sert en quelque sorte d'interrupteur. Si tu veux veux que la sortie recopie l'entrée : enable doit être actif. Si tu veux que le trigger conserve son état quelque soit l'entrée : enable doit être désactivé. Il semblerait dans ton cas que OE1 est actif à l'état bas.

    Je te laisse le soin de voir ça plus en détail dans la datasheet.

    Cordialement

  4. #3
    drbug

    Re : CPLD Altera Max7000 -Incertitude Clock!!

    SAlut,

    Tu devrais trouver des infos ici :
    http://perso.wanadoo.fr/loicmarty/intro_vhdl/vhdl_1.htm

    C'est un super site sur les CPLD!

    A+
    Hervé.

  5. #4
    Jack

    Re : CPLD Altera Max7000 -Incertitude Clock!!

    bonsoir,

    comme le dit jester il s'agit bien d'un Global CLEAR et d'un Ouput Enable.

    En revanche le terme de trigger pour l'output enable n'est pas bien adapté. Cela n'a rien à voir.

    Un trigger est une caractéristique d'une entrée logique (elle possède 2 seuils de basculement) alors que tri state (tri états) ne peut être appliqué qu'à une caractéristique de sortie.

    A+

  6. #5
    jetster

    Re : CPLD Altera Max7000 -Incertitude Clock!!

    Merci Jack pour cette précision. Effectivement, je me rends compte que ce que j'ai pu dire est illogique. Peut être un mauvais souvenir de mon maître de stage...

  7. A voir en vidéo sur Futura
  8. #6
    synapsium

    Re : CPLD Altera Max7000 -Incertitude Clock!!

    Bonsoir.

    Merci à tous de votre aide précieuse je vais voir cela plus en détail et finir mon projet au plus vite.

  9. Publicité

Sur le même thème :

Discussions similaires

  1. Outils de développement pour FPGA Altera
    Par Rodrigue dans le forum Électronique
    Réponses: 6
    Dernier message: 03/07/2008, 21h49
  2. Fpga Altera
    Par WhiteBird dans le forum Électronique
    Réponses: 4
    Dernier message: 07/08/2007, 21h48
  3. ARM et CPLD
    Par Syastyle dans le forum Technologies
    Réponses: 3
    Dernier message: 04/04/2007, 00h00
  4. Réponses: 4
    Dernier message: 28/09/2006, 19h56
  5. Fpga, Cpld
    Par Toufinet dans le forum Électronique
    Réponses: 2
    Dernier message: 12/05/2006, 13h03