[projet] conception de processeur

[invitee05a3fcc]

oui mais pas dans le cas d'un µc de type MIPS 32bit

Zt pourquoi ? si je décale gauche logique un 32 bits ... ça m’intéresse de savoir la nature du bit perdu et qui doit être stocké dans le flag "CarryOut" !
-----

[jiherve]

Bonsoir
en effet cette fonction est basique depuis le début des µP.
Mais par ailleurs le Z à la place du E signe les lunettes à focale variable, pour moi c'est du vécu !
JR

[invitee05a3fcc]

pour moi c'est du vécu

Bien .......VU

[invite7c0a5b96]

j'avais mal compris ce que tu voulais dire, je prend en note, ce sera quelquechose à ajouter sur mes prochains processeur

[invite7c0a5b96]

devkit mis à jour
j'avais oublié 4-5 lib, je les ai donc ajoutées, tout devrait marcher correctement maintenant

[invite7c0a5b96]

(desolé pour le double post)
j'ai juste oublié de mettre le lien :
https://mega.co.nz/#!zRgCkIpJ!rRZ74c...5telYCytBU6Aq8

[ioro]

Salut,

Nous avons déjà réalisé le processeur minimal 8bits. Maintenant, nous devons réutilisé ce processeur dans un projet de conception VHDL.
Le jeu de la vie, ça peut être sympa mais nous n'avons pas de matos pour afficher ça, à part une sortie VGA que nous n'avons pas envie de configurer ^^

[invite7c0a5b96]

bah à moins de faire un petit jeu je vois pas trop d'idée, surtout si vous avez pas de matos autre qu'une prise VGA ...

UPDATE:
je suis actuellemnt entrain d'essayer de faire un game of life sur le Fazer-S, je me suis rendu compte qu'au dessus de 2Khz les accès en lecture à la RAM ne fonctionnent pas correctement à cause du temp de propagation de logisim, d'ailleurs j'ai oublié de mettre les instruction pour ecrire et lire la RAM dans la documentation pourtant les instructions sont bien presente dans l'assembleur

read a b = lit le contenu de la ram à l'adresse contenu dans le registre a et stocke celui-ci dans le registre b
write a b = ecrit la valeur du registre b à l'adresse contenu dans le registre a

je mettrais la doc à jour lorsque j'aurai finit plus d'exemples en assembleur

[invite7c0a5b96]

update:
j'ai mis à jour la doc et modifié les instructions RJGT, RJEQ, RJLT qui n'utilisais pas le bon code hexa
TKAS ne beug plus quand on assemble plusieurs programme
j'ai aussi commencé un Game of Life en assembleur mais c'est assez long à faire et à debugger, il reste les interruptions à tester
ainsi que la memoire cache à reparer car elle ne semble pas marcher correctement (le contraire m'aurait étonné comme c'est la premiere que j'en fais une, qui est inutile dans Logisim en plus)

le devkit mis à jour:
https://mega.co.nz/#!qZpQQZIK!qxJGS5...pYRF3SEXYbJGTY

[invite7c0a5b96]

me revoilà, j'ai disparu quelques (4 mois ? xD) temp du forum, parceque j'avais des occupations diverses et variés qui m'ont fait oublié ce forum
surtout quand je vois mon dernier message qui laisse croire à un abandon total !
donc oui mon disque dur avait eu un soucis avec Windows, il m'a fallu quelques jour pour reparer ça.

voici le devkit que j'ai du refaire car je l'avais perdu:
*** lien vers PJ externe supprimé ***

pas mal de choses à dire, pour commencer j'ai arrêté de travailler sur le Fazer-S et la "gamme" Fazer entière car je maitrise mieux le pipelining maintenant
et je trouvais les Fazer pas très bien réalisé, un peu bordelique au niveau du design surtout pour le Fazer-P, et diverses autres raisons...
donc j'en ai finit avec les single cycle, je n'en referait plus

j'attaque donc la 7ième génération avec plein de projet en tête (je rappelle que les "générations" sont juste ma façon de faire du versioning et en aucun cas quelque chose de prétentieux ou quoi que ce soit d'autre), j'ai déjà commencé avec le DustCat I, un nouveau processeur en cours de conception.

DustCat I

Il s'agit d'un processeur MIPS en cours de réalisation avec pipeline 5 stage, 32 registres (enfin !) et une forwarding unit complete (qui permet de bypasser une donnée depuis le 4ième et 5ième stage)
le design est beaucoup plus propre:


les grand rectangle sont les sous circuit qui séparent les stages, il contiennent les registres et circuit de contrôle.
j'utilise la librairie du cours CS3410 de l'université de cornell qui comprend un ALU, le banc de registre, et surtout un génialissime écran GLCD
par contre le jeu d'instruction du Dustcat est proche du MIPS32 mais pas tout à fait compatible

Langage haut niveau ALF
je suis entrain de programmer un compilateur pour un langage haut niveau que j'ai appelé ALF, il s'agit d'un langage avec une syntaxe très générique pour le moment,
mais des spécificités sont prévu dans tout les cas le but n'est pas d'atteindre le niveau d'un langage moderne mais de pouvoir programmer les processeur que je réalise avec un langage plus haut niveau que l'assembleur, ALF est déjà bien avancé mais il reste pas mal de choses à faire, actuellement j'attaque les boucles, il faut que je termine les structure de base et que je crée une petite librairie standard

assembleur MADL
nouvel assembleur qui sera mieux réalisé et avec des stades d'optimisation, je l'ai appelé MADL pour Micro-Architecture Dynamic Langage parcequ'il fallait bien que je trouve un nom à lui donner et que comme TKPAS il permet de compiler pour plusieurs "plateforme" avec des fichier ISA

dustCat II
encore à l'étape de projet, ce sera le premier processeur Out of Order (tel que les Intel et AMD), il me faudra plus de temp pour comprendre le fonctionnement de tel processeurs mais ça commence à venir lentement

voilà pour les news

[Antoane]

Bonsoir,

Pour être conformes à l'épinglé : http://forums.futura-sciences.com/el...-sabonner.html, les pièces jointes doivent être hébergées sur le serveur du forum. Merci de reposter ton fichier .zip en suivant ces consignes.

Ce message sera supprimé à l'issue.

Bonne journée.

[invite7c0a5b96]

Bonjour,
désolé j'avait oublié ce point de l'epinglé
voici la PJ reposté en suivant les bonnes consignes
(décidement... faut que j'arrete de vouloir faire des post à la va vite entre deux reunion )

[invite7c0a5b96]

Bonjour,
le Dustcat I a un peu avancé avec l'ajout du jump controller, circuit s'occupant des jump et branch, qui n'est pas tout à fait terminé (il y a une optimisation que je vais faire plus tard d'où les 3 entrée non-utilisées)
JumpController.png

aperçu global du processeur, pas trop de changement :
main.jpg

le devkit du Fazer-S était, encore une fois, incomplet avec des librairies manquantes donc voici le devkit avec les fichier manquant,
attention: il faut il faut changer l'extension en 7z car ce n'est pas un zip