Terminaisons de thevenin et adaptation d'impédance pour signaux rapides

[invitec3c79470]

Bonjour à tous,
J'aimerai avoir votre aide concernant un problème d'adaptation d'impédance d'un système électronique.
En effet,j'ai quatre cartes de comptages qui comptent des franges provenant de quatre interféromètres laser et qui codent les données en signaux TTL sur 36 bits (3.3V) envoyés en parallèle pour ensuite calculer la position XYZ envoyée par les interféromètres. les calcul de position est effectué dans une carte FPGA de national instrument (NI 7975R). Pour interfacer les cartes de comptage je développe en ce moment un PCB qui fait le lien entre les cartes de comptages et la carte FPGA.
Ma question concerne l'adaptation d'impédances des 36 lignes de data. En effet comme le montre le schèma joint, l'impédence de mes cartes de comptage est de 100 ohm, celle de la carte et le cable FPGA est de 50 ohm. J'aimerai donc intégrer des terminaisons (types thevenin ou autres) pour adapter mon impédence sur ma carte électronique développée et ainsi éviter les reflections du signal en bout ( coefficient de reflexion nul) et des phénomènes de cross talk. Bien sur je prévois utiliser des technique de routage du PCB tel que le stripline ou microstrip.
Ma question est la suivante. sur quelle impédance dois-je me baser pour fixer les valeurs des résistances de terminaison et donc la valeur de l’impédance de mes lignes sur la carte électronique . dois je prendre comme valeur Z0 = 100 ohm ( impédence des cartes de comptages) ou 50 ohm ? ( impédence de la carte FPGA)
-----

[invitee05a3fcc]

Bonjour younes-dex et bienvenue sur FUTURA

dois je prendre comme valeur Z0 = 100 ohm ( impédence des cartes de comptages) ou 50 ohm ? ( impédence de la carte FPGA)

Ben, 100 ohm en entrée et 50 ohm en sortie .
-Ta carte est en quelle technologie ? C'est uniquement une adaptation d'impédance résistive ?
-Comment sont faites les entrées de ta carte FPGA (un schéma des entrées ?) ? niveaux logiques ?
-Comment sont faites les sorties de ta carte de comptage (un schéma des sorties ?) ? niveaux logiques ?
Fréquence max des transferts ?

[invitec3c79470]

Bonjour DAUDET78,

Pour la carte électronique elle est de classe 6 ( 4 ou 6 couches) avec un diélectrique standard FR4. La longueur des pistes n'est pas encore fixée
Oui il s'agit de terminaisons résistives de types Thévenin.
Si j'ai bien compris votre question, l'entrée de la carte FPGA est un connecteur de type VHDCI je te joins un schèma qui montre les entrées et les niveaux logiques.
Les cartes de comptages sont des renishaw RPI20 parallel interface avec un connecteur TX24-60R je te joins également un schèma (IOH et IOL à 24 mA).
La fréquence de transfert est de l'ordre du MHz.
Restant à votre disposition pour plus amples informations.
Cordialement,

[Antoane]

Bonjour,

Younes-dex, ton pdf ne peut pas être validé, il est sous copyright.

Bonne journée.

[A voir en vidéo sur Futura]

[invitec3c79470]

Ok merci pour l'info Antoine

[invitee05a3fcc]

Oui il s'agit de terminaisons résistives de types Thévenin.

tu penses mettre en fait une adaptation d'impédance par un réseau en "T" de résistances ? Ca marche pour les impédances, mais tu as une atténuation trop grande du signal de sortie.
Il faut mettre une adaptation active avec un circuit intégré.
Tu as quelle distance entre carte_acquisition <-> adaptateur ?
Tu as quelle distance entre adaptateur <-> FPGA ?

[invitec3c79470]

Tout à fait Daudet, c'est un reseau en T, je compte adapter les impédences tout en respectant mes niveaux logiques VOH et VOL en sortie pour éviter les overshoot et les undershoot sur mon signal. quand vous parlez d'adaptation active, c'est à base d'AOP ? quel avantage par rapport à l'adaptation passive ?. Dans les bus VME 64 par exemple ils mettent toujours des terminaisons passives.
Concernant la distance en entrée, les cartes de comptages sont directement pleuguer sur la carte électronique (adaptateur) donc pas de pb à ce niveau. En sortie par contre la distance correspond à celle des pistes de la carte ( égale à 50 cm ) plus la longueur du cable VHDCI qui est égal à 50 cm) donc on se retrouve à 1 m de distance typiquement

[invitee05a3fcc]

Tout à fait Daudet, c'est un reseau en T, je compte adapter les impédences tout en respectant mes niveaux logiques VOH et VOL en sortie pour éviter les overshoot et les undershoot sur mon signal.

Fait le calcul, tu perds trop en niveau logique

quand vous parlez d'adaptation active, c'est à base d'AOP ? quel avantage par rapport à l'adaptation passive ?

Pas d'AOP, mais une porte TTL (74128 par exemple)

. Dans les bus VME 64 par exemple ils mettent toujours des terminaisons passives.

C'est un pont entre le Vcc et le 0V (220+220 pour une adaptation d'un câble 110 ohm

les cartes de comptages sont directement pleuguer sur la carte électronique (adaptateur) donc pas de pb à ce niveau. En sortie par contre la distance correspond à celle des pistes de la carte ( égale à 50 cm ) plus la longueur du cable VHDCI qui est égal à 50 cm) donc on se retrouve à 1 m de distance typiquement

Donc 74128 en interface qui drive ton câble 50 ohm (attention, inversion logique)

PS : le câble en nappe (gnd, signal1, gnd, signal2 etc ...), c'est généralement du 110 ohm. Donc il vaudrait mieux Comptage... câble100ohm....74128 ...FPGA avec un pont 220+220 en entrée du 74128

PS : N.I. parle d'un boitier adaptateur, c'est quoi ?

[invitec3c79470]

Pour les nouvelles cartes FPGA NI à prévu un adaptateur qui se pleugue sur la carte et qui contient les connecteurs VHDCI. C'est purement commercial car ça n'ajoute aucune performance supplémentaire si ce n'est l'obligation d'acheter un adaptateur en plus de la carte pour pourvoir l'utiliser. avant les connecteurs VHDCI étaient directement intégrés sur la carte.
Sinon j'ai du mal à voir comment utiliser la porte TTL pour l'adaptation. Le circuit en question utilise des opérations logiques inversées entre deux entrées ( somme, division...etc).

[invitee05a3fcc]

Il semble que la sortie de ton comptage soit synchrone. C'est à dire que ton circuit présente les données sur le bus de datas et envoie un clock de validation pour que le périphérique lise les données.

Si c'est bien le cas, tu te moques des réflexion, sauf pour le clock qu'il faut spécialement traité

[invitee05a3fcc]

Voilà l'interface :


A priori, pour les signaux d'horloge. Pour les datas on peux (sans doute) faire plus simple ( un 2N2222+50 ohm)

[invitec3c79470]

Merci pour ta réponse DAUDET mais nos cartes de comptages ne sont pas synchrones, c'est le FPGA qui envoie l'adresse pour lire la data sur la bonne carte et il y'a des timing assez serrées à respecter.
jettes un coup d'oeil ici
http://www.renishaw.fr/fr/interface-...le-rpi20--6488

[invitee05a3fcc]

C'est ce document qui est intéressant.
Je suppose que Adresse et /Enable sont envoyés par le FPGA ?
Donc tes infos vont du capteur au FPGA et du FPGA au capteur (chose que tu avais masquée).

il y'a des timing assez serrées à respecter

Non,
Il y a des timings minimum à respecter ! et pas de max ....
Pour l'adresse, pas de problème d'adaptation d'impédance
Pour le /Enable , y a problème d'adaptation d'impédance ( quelle est l'impédance/courant de sortie du FPGA ?). Si l'impédance de sortie est de 50 ohm et qu'il peut driver un câble de 100 ohm, No Problemo
Pour les données, pas de problème d'adaptation d'impédance si la sortie donnée est capable de driver une résistance de 50 ohm ( quelle est le courant de sortie du capteur )

- Tu envoies ton adresse
- Tu envoies ton /Enable (niveau bas) au minimum 10ns+temps_de_stabilisation_ad resse
- Les datas sont prêtes 2_fois_temps_câble+35ns+temps_ de_stabilisation_data

Donc, à la louche, tu peux lire (avec un câble de 100cm) tes données sur le front montant du /Enable avec un /Enable de largeur de 80ns

[invitec3c79470]

Merci encore pour ces explications,

Je suppose que Adresse et /Enable sont envoyés par le FPGA ?

Oui les adresses et enable sont envoyés par le FPGA

Pour le /Enable , y a problème d'adaptation d'impédance ( quelle est l'impédance/courant de sortie du FPGA ?)

l'impédance de sortie du FPGA est de 50 ohm ( voir le lien pour de la datasheet de l'adaptateur FPGA ( http://www.ni.com/pdf/manuals/372629c.pdf )
qu'est ce que vous voulez dire par s'il est capable de drivé un cable de 100 ohm ?
NI proposent des cables à 50 ohm et 100 ohm mais je pense que j'ai tout intéret à travaillé avec un cable 50 ohm non ?

( quelle est le courant de sortie du capteur )

Le courant de sortie des cartes est de 24 mA

effectivement les 80 ns correspondent au time delay propagation des cartes de comptages

[invitee05a3fcc]

voir le lien pour de la datasheet de l'adaptateur FPGA ( http://www.ni.com/pdf/manuals/372629c.pdf )

je n'arrive pas à ouvrir le lien (fichier PDF corrompu)
Donne moi :
les Voh et Ioh , puis Vol et Iol du clock qui sort du FPGA
les Vih et Iih , puis Vil et Iil des datas qui rentre dans le FPGA

[invitec3c79470]

Bonjour Daudet 78
Je vous joins le lien à nouveau
http://www.ni.com/pdf/manuals/372629c.pdf

les Voh et Ioh , puis Vol et Iol du clock qui sort du FPGA

0.55 v et 2.4 v pour Vol et Voh avec une impédence de 50 ohm et une alim de 3.3v ( alim delivrée par le chassis PXI)

les Vih et Iih , puis Vil et Iil des datas qui rentre dans le FPGA

Conceernant les cartes de comptage, elles sont drivé par le 74LCX245 ( voir datasheet)
VIH : 2 V min
VIL: 0.7 max
Ii : +/- 5 µA

[invitee05a3fcc]

Je vous joins le lien à nouveau

je ne sais pas pourquoi, mais j'ai une erreur de PDF à l'ouverture du fichier (C'est un PB de mon PC ? un autre forummeur peut l'ouvrir ?)

0.55 v et 2.4 v pour Vol et Voh avec une impédence de 50 ohm et une alim de 3.3v ( alim delivrée par le chassis PXI)

Il me faut le Ioh max pour un Voh (il est probable que le FPGA est directement compatible avec un câble 100 ohm vers la carte comptage, mais je veux être sûr !). Par contre, je ne vois nulle part, sur la doc de la carte comptage RP120, que son entrée est en 100 Ohm. Il faut peut être rajouter la résistance de bout de ligne sur son connecteur.

Pour le 74LCX245 , il peut driver une charge de 133 ohm (Voh>2,4V pour Ioh=-18mA , soit 2,4/0,018=133,33)

Donc entre le 74LCX245 du RP120 et le FPGA, il faut intercaler un NPN suiveur pour attaquer un câble 50 ohm vers le FPGA

[Antoane]

Bonjour,

un autre forummeur peut l'ouvrir ?

Oui.

[invitee05a3fcc]

Oui.

Donc, j'ai une saloperie sur mon PC. j'ai un problème (parfois) pour lire des PDF et ouvrir des pièces jointes.

[invitec3c79470]

Bonjour Daudet,
D'abord désolé pour la réponse tardive j'étais en déplacement profesionnel.
Je reprends la discussion avec vous concernant le problème d'adaptation d'impédance. Comme les données circulent depuis les cartes de comptages vers la carte FPGA, mon emetteur est donc les cartes de comptages et mon récepteur est quelque part la carte FPGA qui reçoit les données.
Je dois donc m'intéresser à l'impédence de sortie des cartes de comptages, à l'impédence de la ligne de mon PCB que je déterminerai ainsi qu'à l'impédence d'entrée de ma carte FPGA.

Concernant l'impédence de sortie des cartes de comptage elle se calcule depuis la datasheet du composant 74LCX245 ( composant qui drive les cartes). D'après la datasheet le output drive current est à +/-24 mA à VCC=3V ==> l'impédence de sortie est donc égale à 125 ohm

Concernant l'impédance d'entrée du module de la carte FPGA il se calcule conaissant Ileakage =+/-6 µA à 3.3 V ce qui donne une impédence d'entrée égale à 550 Kohm.
voir le lien suivant pour le calcule http://digital.ni.com/public.nsf/all...3?OpenDocument

Je dois donc adapter l'impédance de mes lignes de transmission pour eviter les phenomènes de reflections au niveau des lignes data envoyées pra les cartes de comptages.

De la même façon je pense devoir adapter l’impédance des lignes d'adresses envoyées depuis la carte FPGA vers les cartes de comptages.
Restant à votre disposition
Younes

[invitee05a3fcc]

Concernant l'impédence de sortie des cartes de comptage elle se calcule depuis la datasheet du composant 74LCX245 ( composant qui drive les cartes). D'après la datasheet le output drive current est à +/-24 mA à VCC=3V ==> l'impédence de sortie est donc égale à 125 ohm

Non ,
Le 74LCX125 est capable de driver une ligne 2,4/024=100 ohm
Donc on peut la charger par un câble de 100 ohm terminé par une charge de 110 ohm faite par un pont diviseur de 2 résistances de 220 ohm (une au Vcc, l'autre au 0V

Concernant l'impédance d'entrée du module de la carte FPGA il se calcule conaissant Ileakage =+/-6 µA à 3.3 V ce qui donne une impédence d'entrée égale à 550 Kohm.

Voir ma réponse précédente

De la même façon je pense devoir adapter l’impédance des lignes d'adresses envoyées depuis la carte FPGA vers les cartes de comptages.

De mémoire, la sortie du FPGA est capable de driver du 50 ohm. Donc tu fait la même chose dans l'autre sens avec du câble 110 et deux résistances de 220 Ohm.

Il faut bien voir que les réflexions data ou adresse ne sont pas critiques (avec un câble d'un mètre, à la louche, c'est des réflexions dans la gamme des 4ns et tu travailles avec une période de 100 ns . Le point critique, c'est le signal d'interrogation FPGA -> 245 (clock) qui ne doit pas avoir de réflexion.

[invitec3c79470]

Merci pour votre réponse.
Désolé pour mes multiples questions car je ne suis pas expert en électronique.
Pourquoi une charge de 110 ohm et non pas 100 ohm ?
le but c'est avoir une impédence équivalente à l'impédence de la ligne et un coefficient de réflexion nul non ?

[invitee05a3fcc]

Pourquoi une charge de 110 ohm et non pas 100 ohm ?

Parce que le câble en nappe est traditionnellement avec Z=110

Un schéma :

on ne tient plus compte de l'impédence d'entrée du récepteur

Ben pourquoi Pas ? Fait le calcul de l'impédance résultante par la mise en parallèle ...... Ca donne quoi ?

[invitec3c79470]

une deuxième question :
Quand on utilise les terminaisons pour adapter l'impédence, on ne tient plus compte de l'impédence d'entrée du récepteur qui est géneralement très grande. On regarde la valeur de l’impédance de notre terminaison qui doit être égale à celle de la ligne ? (z1//z2 = Z0 ligne dans le cas de l'adaptation en T).

[invitec3c79470]

Rebonjour Daudet,
j'ai un peur mélangé les discussions désolé

Concernant le bus VME , j'essaye juste de comprendre. En fait, les cartes de comptages sont géneralement fournies avec un chassis VME pour les utiliser dans des applications industrielles. Dans notre cas comme on utilise des cartes FPGA ( application spécifique et interféromètres installées dans une machine de précision). Nous ne sommes pas en mesure d'utiliser un chassis VME, d'ou la nécessité de développer une carte électronique.

Et pourquoi une sortie 50 ne peut pas piloter une ligne 110 ? J'aimerais avoir une explication .....

de ce que j'ai compris , avec une impédence de sortie 50 ohm et une impédence de ligne à 100 ohm ou 110 ohm y'a des réflections qui se produisent.

[invitee05a3fcc]

de ce que j'ai compris , avec une impédence de sortie 50 ohm et une impédence de ligne à 100 ohm ou 110 ohm y'a des réflections qui se produisent.

Des réflexions où ? Faut que tu comprennes mieux ces problèmes de réflexions.

On suppose que tu peux driver ta ligne en 110 avec un pulse de 2ns sur une ligne de 100cm (temps de propagation de l'ordre de 4ns)
- Si la résistance de terminaison est de 110 au niveau du récepteur. C'est OK
- Si la résistance de terminaison est plus petite que 110 au niveau du récepteur. Une partie de l'énergie de l'impulsion ( 100% si Z=0) est renvoyée vers l'émetteur avec un changement de signe .
- Si la résistance de terminaison est plus grande que 110 au niveau du récepteur. Une partie de l'énergie de l'impulsion ( 100% si Z=infini) est renvoyée vers l'émetteur sans changement de signe .

Si tu es dans le premier cas, rien de renvoyé, et peu importe la désadaptation d'impédance au niveau de l'émetteur

[invitec3c79470]

Super, vous venez de me donner pile poile l'information qui me manquait.
Je pensais que les réflexions pouvaient se produire au niveau de l’émetteur si y'a pas adaptation d’impédance en entrée. Je comprends mieux pourquoi les terminaisons sont toujours placées au niveau du récepteur.
Je vous remercie infiniment pour votre patience et pour votre aide précieuse.
ps: de la part d'un ingénieur métrologue qui s'intéresse à l'électronique
Amicalement,

[invitee05a3fcc]

En fait, quand on dit qu'une carte en liaison TTL est capable de driver un câble de 110 ohm, cela ne veut pas dire qu'elle a une impédance de sortie de 110 ohm !
Cela veut dire que, en statique, elle est capable de fournir assez de courant pour amener, sur une charge de 110 ohm, un niveau logique "1"

[invitec3c79470]

Tout à fait,
d'ou la nécessité de calculer les niveaux de tension hauts et bas lors de l'adaptation des terminaisons