programmation avec le langage VHDL

[hamza_lahlou]

Salut,
je suis étudiant en microélectronique, j'ai un exo qui est le suivant:
écrire un programme VHDL modélisant une mémoire ram ayant 16 mots de 8 bits
la ram dispose d'un bus de données bidirectionnel a 3 états de bits, d'un bus d'adresse de 4 bits, d'une ligne d'écriture et une ligne de lecture....
______________________________ ______________________________ ______________________________ _________________________
solution :

entity mémoire_ent is 
 port( 
      rd    : in std_logic;
      wr    : in std_logic;
      adr   : in std_logic-vector(7 donwnto 0);
      dara  : inout std_logic_vector (3 downto 0)
      );
 end mémoire_ent; 

architecture mémoire_arch of mémoire_ent is 
 begin
    process (rd,wr)
       type TRam is array (0 to 15) of std_logic_vector (7 donwto0 ); --??
       variable Ram :TRam; --??
       variable adresse :integer ;--?
 begin 
      adresse := conv_integer(adr);--?
      if rd ='1' then 
         data <= Ram(adresse );
      else
        if wr ='1' tehn 
           data <=(others => 'z'); 
        end if;
      end if; 
    end process;
end mémoire_arch;

quelque'un peut me faire des commentaire sur ce programme ?? behh l'entity est simple mais la ou il y a des points
d'interrogations j'ai pas compris
merci d'avance
-----

[jiherve]

Bonsoir,
Bon déjà les déclarations de adr et data sont inversées.
type TRam is array (0 to 15) of std_logic_vector (7 donwto 0 ); cette ligne déclare un type non standard construit à partir d'un objet connu std_logic_vector
c'est donc un tableau contenant 16 octets.
variable Ram :TRam; ici déclaration d'une variable du type précédent il eut mieux valut déclarer un signal car une variable (hormis celle déclarées "shared " mais çà c'est vraiment pas pour les débutants) n'est pas visible en dehors du process qui la déclare.
variable adresse :integer ; declaration d'une variable permettant l’alléger l’écriture car sans cette déclaration on devrait écrire :
data <= Ram(conv_integer(adr) );
enfin j'espere que tu as bien compris la différence entre un signal et une variable car çà c'est fondamental en VHDL.
JR

[Jack]

Ca serait bien que tu mettes les balises code tout seul. Je ne vais pas devoir te les mettre à chaque fois.

[hamza_lahlou]

pouvez vous m'envoyer quelques cours ou bien liens sur les mémoire (vhdl) pour avoir une idée.
merci

[A voir en vidéo sur Futura]

[jiherve]

Bonsoir
Tu tapes VHDL tutorial ou tutoriel et cela tombe comme à Gravelotte.
JR