Routage boitier TQFP

[mat-n-lok]

Bonjour,

Actuellement je "route" pas mal de cartes avec des boitiers TQFP 64 broches (PIC18F) mais je pense avoir pris des mauvaises habitudes de routage des alimentations. Ce que je fais en général c'est un plan de masse au dessus sur lequel tous les composants CMS sont directement reliés automatiquement et un en dessous reliés par des vias et les traversants.

Mon PIC est alimenté par, sur chaque broches, une self et un condo de 100nF. Mais est-ce bon au niveau du dessin des alims ? Voir l'image jointe, j'ai écris L pour les selfs et C pour les capas.

Merci
-----

[jiherve]

Bonsoir
Une self et une capa par alim , mazette.
Contente toi des capa en réduisant la longueur des pistes.
Hormis sur des alim analogiques (donc consommant peu et de façon quasi statique) obtenues à partir de tensions également utilisées en digital je n'ai jamais vu de self série .
JR

[bobflux]

Le problème avec les ferrites, si tu fais tes devoirs et que tu utilises les modèles spice ou bien un analyseur de réseau, c'est que quand tu les mets avec une capa céramique d'ESR très faible, tu as une grosse résonance. Bien sûr, ça atténue les parasites en HF, mais en BF, c'est la cata. Une résistance de un ou deux ohms en série avec la ferrite calme bien les choses.

Mais bon, vraisemblablement sur ta carte, là, tu as besoin d'une ferrite en entrée sur l'alim pour éviter que ton uC transforme le cable d'alim en antenne, et puis voilà. En mettre une sur chaque pin du uC est excessif. D'autant plus que si la capa ne fait que 100nF et que la ferrite est choisie au hasard, il y a de fortes chances pour que le résultat soit pire qu'avant. En gros, simule, ou plus simple, ne les mets pas...

Bon, maintenant, les capas de découplage. Quand ton uC a une pin de VCC et une pin de masse juxtaposées, le mieux est de mettre la capa de découplage en travers, le plus près possible. Tu mets une 1uF en 0603, ça vaut quelques centimes, et voilà. Ou bien au dos de la carte avec 2 ou 4 via.

En effet sur un PCB la distance se mesure en termes d'inductance. Une piste longue et fine (comme tes pistes d'alims) est bien plus inductive qu'une piste courte et large. Donc, rapproche tes capas.

Les mettre en ligne pour que ça soit joli ne sert que pour décorer

D'autre part, il n'y a pas de plan de masse sur ta carte. Ce n'est pas forcément gênant, mais c'est important de ne pas confondre un plan de masse, dont la principale caractéristique est d'être ININTERROMPU (pas de pistes dedans, que dalle), et un "copper pour" où altium va remplir là où il peut, et puis il considère que c'est connecté, et puis voilà. Sur une carte double face, c'est difficile d'avoir un vrai plan de masse.

[mat-n-lok]

Bonjour et merci pour les infos

Je vais donc suivre vos conseil et virer les ferrites autour du µC et mettre des 1µF. Concernant le "plan de masse" du coup je fais quoi ? Je vire celui côté TOP et je connecte tous mes composants à la masse côté BOTTOM à l'aide de vias ? Qui descendent directement vers cette masse ?

[A voir en vidéo sur Futura]

[jiherve]

Bonjour,
avec seulement 2 couches top ou bottom c'est kif kif du point de vue efficacité du plan de masse , avantage cependant pour le bottom car tu pourras mettre tes capa (reste à 100nf) sous le TQFP.N'oublie pas une capa chimique(10µF=> 47µF) pas trop loin
L'ideal serait bien sur 4 couches.
JR

[bobflux]

Tu peux augmenter les performances de ton faux plan de masse de deux façons :

- soit en n'y mettant pas de pistes (mais en 2 couches avec un micro, c'est mission impossible)
- soit simplement en ajoutant quelques dizaines de via un peu partout pour relier le cuivre du dessus et celui du dessous.

Ça ne vaut pas un vrai plan de masse, mais c'est mieux que rien.

[mat-n-lok]

En fait la question est de savoir si ça vaut le coup de passer sur 4 couches sachant qu'en série le pcb me coûte 2 fois plus cher... si oui, quelle est la méthode de routage ? (sur quelles couches sont les alims, les signaux, que faut-il éviter...)
Pour info je préfère ne pas placer de composants côté bottom, là les prix de sous traitance s'envolent.

Bon et faut pas se louper pour les protos en 4 couches, on ne peut pas gratter une piste sur les couches 2 et 15 ^^

Effectivement les vias un peut partout pour connecter les 2 plans je l'ai utilisé cette méthode mais apparemment ça pourrait générer des boucles de masse.

[jiherve]

Bonsoir
avec tous les composants en top y compris les découplages tente de minimiser les longueurs de pistes d'alim et place ta masse en bottom avec des via au plus court!

Bon et faut pas se louper pour les protos en 4 couches, on ne peut pas gratter une piste sur les couches 2 et 15 ^^

Avec les outils actuels il ne devrait pas y avoir d'erreur sur un 4 couches.
JR

[inviteeb160de1]

Effectivement les vias un peut partout pour connecter les 2 plans je l'ai utilisé cette méthode mais apparemment ça pourrait générer des boucles de masse.

Ah bon....ce terme de boucle est souvent employé à tort et à travers
Non, ça permet une équipotentialité de ta masse partout sur ta carte. Sauf cas particuliers, il est bonne règle d'en mettre régulièrement pour éviter les offsets de masse.

[mat-n-lok]

OK très bien y'a plus qu'à ! Je vais repasser toute la carte en 4 couches dans un premier temps.

On est bien d'accord :

Couche 1 : côté composants, pistes signaux (top)
Couche 2 : pistes d'alimentation (+5V, +3.3V, +24V) Plans ou pistes ?
Couche 15 : Plan de masse sans aucune piste
Couche 16 : pistes signaux (bottom)

[inviteeb160de1]

En general on utilise les numéros de à 4 pour les couches..., pas 1/2 et 15/16...
La couche 2 est également en général la masse, principalement car la plupart des composants sont sur la couche top, et lorsqu'on eut faire un controle d'impedance par exemple, c'est plus simple avec la masse en direct au plus proche...
C'es juste une bonne habitude à garder.

Aurélien

[mat-n-lok]

ok donc dans l'ordre, du dessus vers le dessous on a :

- composants cms + pistes signaux top
- plan de masse
- alimentations
- pistes signaux bottom

Par contre les vias traverseront toutes les couches, je préfère ne pas compliquer la fabrication du CI et augmenter le coût en utilisant des vias internes.

[jiherve]

Bonjour,
les vias enterrés ne se justifient pas ici et sont une source de cout et d'emmerdements lors des tests.
JR

[mat-n-lok]

OK parfait !

[mat-n-lok]

Re,

Tant qu'on y est quelle taille de via utilisez vous en général et quelle largeur de piste ? Je suppose qu'il y'a des standards ?
Aussi, quelle grille d'accroche ?

Pour ma part j'utilise une grille de 0.3175 mm ou 0.635 mm (des multiples de 2.54) mais pas forcément le pas des boitiers TQFP. Largeur de piste 0.15 mm.
Du coup je rencontre ce "problème" quand j'ai plusieurs pistes en //, les angles à 45 n'ont pas le même écartement (la diagonale d'un carré est plus grande que ses côtés donc logique) C'est peut être un détail mais sur les PCBs pro ils y arrivent et j'aimerais savoir comment.

[bobflux]

Puisque tu as l'air d'utiliser altium, quand tu routes plusieurs traces en // avec l'outil "traces multiples", l'écartement est préservé.

[mat-n-lok]

Je n'utilise pas Altium, j'ai essayé mais je n'y comprend rien, même avec les tutos. Du coup je reste pour le moment sur Eagle.