Bonjour à tous,
Je suis en train de faire des tests sur les hacheurs et notamment avec une topologie buck classique. J'ai d'abord testé avec un mosfet et une diode pour bien saisir le principe du hacheur. Dans la version actuelle, j'ai remplacé la diode par un second NMOS pour réduire la tension perdue. J'ai donc un demi pont en H (IRFZ14) commandé par un driver (IR S2004). (le schéma est en pj (photo 1)).
J'envoi du 20V à l'entrée du buck, 12V pour le driver et 0/5V pour la commande PWM à 100kHz.
Tout se passe comme prévu et je peux calculer mon rendement (90% pour une pwm à 50% avec une charge consommant 1.1W ; 95% pour une PWM à 80% avec une charge consommant 3W). Néanmoins, je constate deux choses qui m'embêtent un peu.
> La première, c'est la tête de la tension au niveau de la gate du NMOS du haut (photo 2) : il y a des oscillations de fortes amplitudes lors des commutations. Chose qui ne se retrouve pas au niveau de la gate du NMOS du bas (photo 3). Je ne comprend pas trop le phénomène et du coup, je n'ai pas de piste pour l'éliminer. Le problème vient donc de la capa de bootstrap ?? ou de l'implémentation (c'est des tests sur platine d'essai : photo 4) ??
> La seconde, c'est que lorsque la PWM est à 100% (Vin toujours à 5V), la capa de bootstrap ne peut plus se charger pour driver correctement le NMOS du haut (logique, il lui faut des impulsions qu'elle n'a plus). Or, dans mon application, il est crucial que le rapport cyclique puisse atteindre 1. Du coup, j'aurai voulu avoir des conseils quant au design du hacheur pour permettre ça. Faut-il que j'utilise un PMOS en haut et un NMOS en bas ? Mais dans ce cas là, il n'existe pas de driver et ça me parrait compliqué de gérer les delais et retards à la main...
Voila,
Si vous avec des suggestions concernant ces deux points, je suis prenneur.
-----