Bonjour,
actuellement, je suis sur un problème au niveau de mon code VHDL.
Je dois réaliser un fréquencemètre à partir de ma fréquence du FPGA qui est de 100Mhz.
Voici le code :
Imaginons que je met une fréquence externe de 20Mhz, l'entier sortant de cette fonction doit être 5 mais dans mon cas, l'entier varie entre 5 et 6 donc entre 16.6 et 20MHz.
Il est ici mon problème... Quelqu'un aurait une idée ?
Merci d'avance.
Axel G
bonjour,
comme le signal externe est asynchrone alors il y a toujours une incertitude d'au moins une période de l'horloge de mesure si donc on cherche de la precision on utilisera une horloge de mesure beaucoup plus élevée ou on se contentera de mesurer des fréquences plus basses.
Par ailleurs ce code présente un défaut mortel : il ne gère pas la métastabilité .
http://www.asic-world.com/tidbits/metastablity.html
En simulation pure cela fonctionnera mais dans la vraie vie cela finira toujours par dysfonctionner, c'est l'une des causes fréquentes de bug catastrophiques.
Il faut au minimum échantillonner 2 fois le signal d'entrée et utiliser le résultat du second échantillonnage mais cela n'est pas la panacée car cela dépend beaucoup de la technologie et des fréquences respectives.
Copier 1000 fois :ON NE RENTRE JAMAIS UN SIGNAL ASYNCHRONE DANS UNE MACHINE SEQUENTIELLE
JR
Dernière modification par jiherve ; 23/04/2021 à 11h45.
l'électronique c'est pas du vaudou!
Merci de ta réponse.
Le signal SYNC IN passe par une fonction le rendant synchrone afin la fonction fréquencemètre.
voici la fonction :
Capture.PNG
Capture.PNG
Je vais faire des recherches autour de la métastabilité alors...
AG.
la maitresse a dit .. j'aime beaucoup cet humourCopier 1000 fois :ON NE RENTRE JAMAIS UN SIGNAL ASYNCHRONE DANS UNE MACHINE SEQUENTIELLE
Tout existe, il suffit de le trouver...!
Bonsoir,
plutôt que de d'envoyer des .png pourrais tu au moyen des balises code(accessibles en mode avancé) donner le code VHDL?
JR
l'électronique c'est pas du vaudou!
