Conversion std_logic_vector en décimal vhdl

[Momo54500]

Bonjour à tous,

j'étais en train de m'exercer sur l'exercice suivant :

Exo2.PNG

Et du coup voici l'étude théorique du prof :

Exo3.PNG
Exo4.PNG

Tout d'abord je comprends pas au niveau de l'ASM chart pk il a pas mis la condition R<Vref après A1 car on calcule le nombre d'échantillons entre R>Vref et quand R repasse en dessous de Vref.

Deuxième question : Comment pouvons nous convertir un nombre binaire (std_logic_vector) en nombre décimal afin d'obtenir Nb ?

Merci à vous.
-----

[albanxiii]

Bonjour,

Deuxième question : Comment pouvons nous convertir un nombre binaire (std_logic_vector) en nombre décimal afin d'obtenir Nb ?

Tout est là : https://www.csee.umbc.edu/portal/hel...meric_std.vhdl

signal vec : std_logic_vector(15 downto 0);
signal int : integer range 0 to 2**16-1;
...
int <= to_integer(unsigned(vec));