inverseur en TTL

[invitef01d4a45]

bonjours,j'ai un schema qui est est comme suit: un montage en ttl qui est constitué de 2 inverseurs montés en serie et alimentés par une tension de 5v a travers une resistance variable,alors il y a une une tension u1 a l'entreé du 1er inverseur et u2 la tension de sortie du 1er inverseur et qui est aussi l'entrée du 2eme inverseur,et u3 qui est la sortie du 2eme inverseur.alors il faut representer u2 et u3 en fonction de u1 et avec explication d'analyse des resultats obtenus.
merçi de votre aide
-----

[gienas]

Bonsoir khozama1 et tout le groupe

Il y a, à mon humble avis, une incohérence dans l'énoncé de ton problème

Un circuit TTL doit être alimenté en 5V +/- 5% pour fonctionner.

Ta résistance, dont tu oublies de nous donner la valeur risque de ne pas assurer cette condition initiale, donc empêcher tout fonctionnement logique de l'inverseur.

Peux-tu nous indiquer quel est le but de la question qui t'est posée et que tu nous transmets, et dans quel cadre elle se situe (ou niveau d'étude)?

[f6bes]

Bjr kho.........
Ei si tu mettais un schéma plus tot qu'un long discours
(difficilement explicite).Ce serait plus clair!.
Cordialement

[invitef01d4a45]

Bonsoir khozama1 et tout le groupe

Il y a, à mon humble avis, une incohérence dans l'énoncé de ton problème

Un circuit TTL doit être alimenté en 5V +/- 5% pour fonctionner.

Ta résistance, dont tu oublies de nous donner la valeur risque de ne pas assurer cette condition initiale, donc empêcher tout fonctionnement logique de l'inverseur.

Peux-tu nous indiquer quel est le but de la question qui t'est posée et que tu nous transmets, et dans quel cadre elle se situe (ou niveau d'étude)?

merci de votre reponse.la valeur de la resistanse n'a pas d'importance sauf le reglage de la resistanse va permet d'atteint la valeur de tension pour alimenter les inverseurs montée en serie c'est ça ce que je croit mais qui est important c'est l'effet de des 2 inverseur sur la tension la tension c'est pour ça qu'on est besoin de representer u2 et u3 en fonction de u1.

[A voir en vidéo sur Futura]

[invitee86643f9]

Bonsoir khozama,
pense à ce qu' a dit f6bes: "un schéma plus tot qu'un long discours"
bonne chance!

[invitef01d4a45]

voila le schema que j'ai.
merçi.

[invitef01d4a45]

j'ai pas arriver a inserer mon schema dans le forum.
merçi.

[invitef86a6203]

Pour le schema le mettre ici ;
http://cjoint.com/

[invitef01d4a45]

merçi freepicbasic.
voila le schema que j'ai:http://cjoint.com/?jfxCuhd242
merçi.

[invitef86a6203]

Le 4069 inverseur en mos bascule à U/2
http://www.fairchildsemi.com/ds/CD/C...20datasheet%22
page 4 graphique en haut à gauche

U1 entre 0 et 2,5 U2=5V U3=0
U1 entre 2,5 et 5V U2=0V U3=5V

[invitef01d4a45]

est ce que pour les valeur des tension vous avez considerez que 2 inverseurs du 4069 sont montés en serie, et il y a autre chose,le 4069 c'est en mos et mon cas c'est en TTL est ce la meme chose?
cordialement.

[invitef86a6203]

La serie des 7400 TTL
http://www.datasheetcatalog.com/data...0/0/7400.shtml

C'est moins précis puisqu'il garantissent un niveau bas pour 0,8V
et un niveau haut pout 2V.
Cela signifie que le seuil de basculement se situe entre ces 2 niveaux , et peut varier d'un lot à l'autre et mème d'un composant à l'autre.

En considérant simplement ces chiffres.
On peu Donc considérer un seuil de basculement avec une hystérésis entre 0.8 et 2Volts

en montant
0 à 2 volts U2 =5v U3=0
2 à 5 Volts U2 =0v U3=5V

en descendant
5v à 0.8volt U2 =0v U3=5v
0.8 à 0 Volts U2 =5v U3=0V

[invitef01d4a45]

merçi de votre explication ,et pour le courant d'entrée ,comment va etre l'allure de courant d'entrée en fonction de tension d'entrée des porte logique en TTL.
cordialement.

[invitee86643f9]

...et pour le courant d'entrée ,comment va etre l'allure de courant d'entrée en fonction de tension d'entrée des porte logique en TTL.
...

Bonjour,
Courant à l’entrée et à la sortie En TTL:
A l’état bas une entrée de fonction TTL a besoin d’un courant sortant Iilmaxi = 1,6mA
A l’état haut le courant d’entrée est Iihmaxi = 40µA
La sortie peut délivrer Ioh maxi = 400µA au 1L et absorber Iolmaxi = 16mA au 0L
La sortance est donc de 10 en TTL. La sortance correspond au nombre d’entrées qu’une sortie peut commander.
extrait de:
http://www.stielec.ac-aix-marseille....et/ttlcmos.htm

[invitef86a6203]

Je précise que ce que j'ai déja dit correspond au datasheet
du 74LS00 LS signifiant Schottky.
Avant de généraliser quoique ce soit , il faut préciser la technologie !

Pour le courant , c'est pareil , il faut regarder le datasheet et interprèter ce que cela signifie;
IiL = 20µ a 2.7V
IiL = 0.1ma a 7V

IiH = -0.4ma ( je ne pense pas que le circuit produise de l'énergie, mais par contre le courant s'inverse !)

Que nous apprenne ces datasheets
Pour l'état haut le courant dépend de la tension , on pouvait s'y attendre , mais en plus ce n'est pas linéaire.
les 20µa sous 2,7V deviennt 0.1 sous 7V alors qu'un simple résistance donnerait ~60µa en considérant le 20µa.
On peut en déduire qu'au alentour de la tension d'alimentation le circuit se comporte un peu comme une diode...
si l'on fait un calcul de la résistance équivalente
7/0.001=7000 ohms (impédance d'entrée)

autres chiffres sur les courant de sorties
IOL -0.4ma
IOH 8ma
courrant minimum garantie par le fabricant.
un rapide calcul R = U/i 5/0.008=625 ohms.
On peu considéré que l 'impédance de sortie doit être dans les 625 ohms.

Si l'on regarde les schémas de fabrication interne d'une portes logiques (pas dispo sur ce datasheet) on vois que les sortie sont pilotées par des push-pull, en conséquence de quoi les courants "pull up" et "pull dow" sont différents.
"pull up" et "pull dow" pour le maintient en haut ou en bas de la sortie.
On peut donc considérer des courants entrant ou sortant
selon l'état 1 ou 0 de la porte.

[invitef86a6203]

La sortance est donc de 10 en TTL. La sortance correspond au nombre

Je deduis 625 ohms en sortie et 7ko en entrée, en lisant le datasheet.
Deux façons de raisonner pour aboutir a des conclusions comparables.

C'est bien je trouve !

[invitef01d4a45]

merçi de votre exellente explication qui m'a fait comprendre autant de chose en se qui concerne la technologie en ttl. et pour l'allure du courant d'entrée en fonction de la tension d'entrée sur une porte logique ttl est ce qu'on peut dire qu'elle ressemble acelle d'une diode puisque l'entrée en ttl par les 2 emetteur de transistor ressemble a l'entrée pa
merçi.

[invitef01d4a45]

merçi de votre exellente explication qui m'a fait comprendre autant de chose en se qui concerne la technologie en ttl. et pour l'allure du courant d'entrée en fonction de la tension d'entrée sur une porte logique ttl est ce qu'on peut dire qu'elle ressemble a celle d'une diode puisque l'entrée en ttl par les 2 emetteur de transistor ressemble a l'entrée par 2 diodes,pour les caracteristique de sortie d'apres votre explicaion je les bien compris,se qui me manque un peut c'est la carcteristique d'entrée ,c'est à dire le courant d'entrée en foction de la tension d'entrée, donc s'il vous plait s'il y a un graphique pour bien comprendre le phenomène d'entrée,a la fin j'aime bien vous remerçier de l'effort que vous avez fait pour que je puisse comprendre.
cordialement.

[invitef86a6203]

qu'elle ressemble acelle d'une diode puisque l'entrée en ttl par les 2 emetteur de transistor ressemble a l'entrée pa

pas claire la question...
L'intérêt des portes logiques c'est de ne pas se soucier de l'analogique.
Pour raisonner sur la logique exclusivement.
Pour les entrées il faut considérer leurs impédances et le nombre de liaisons max , nous avons vu précédément 10.
Si plus de 10 portes sont lièes il faudra doubler (voir plus) la porte pour pouvoir "driver" les n entrées.

voir schéma d'une porte 74ls30
http://perso.orange.fr/pat.deaubonne/DOWNLOAD/TTL.gif
l'entré n'est pas forcément sur l'émetteur...
Et les sorties sont toutes NPN , expliquant les différences de courants positif et négatif.

[invitef01d4a45]

merci pour la reponse ,pour l'allure de courant d'entree en fonction de la tension d'entrée cest seulement celle de l'exemple d'une porte nannd en ttl qui a un transistor d'entrée a 2 emetteurs que je veut savoir.
cordialement.

[Jack]

Voilà ton bonheur

http://focus.ti.com/lit/an/sdya010/s...acteristics%22

Bonne lecture

[invitef86a6203]

Des courbes interressantes qui font ressortie l'action des zeners de protection d'entrée, l'application de courants et tensions hors gabarit sont absorbées jusqu'a destruction de la porte .
Pour l'entrée sur émetteur on vois sur le schéma qu'elle est limité par une 4k, donc l'impédance ne sera jamais inférieur, et la tension de jonction diminue de 0.6v la tension d'entrèe majorant de 12% le calcul d'impédance.

si plusieurs entrée sont appliquées le courant sera divisé d'autant pour chaque porte de sortie, l'impédance de la porte étant fixe.

les montages avec entrée sur émetteur servent à amplifier des signaux faible impédance, notament des signaux aux fréqauences élevé, voir les serie ECL fonctionnant en courant.
http://www.warthman.com/images/syner...erie%20nand%22

[invite1c82a1d1]

bonsoir,estce qu'il y a une traduction en français pour ce lien:http://www.warthman.com/images/syner... rie%20nand%22.
cordialement.

[gienas]

Le lien semble interrompu ou incomplet.

Edit: cela semble être une mauvaise copie du lien d'au dessus, qui lui, fonctionne bien.

[invitef86a6203]

Voila c'est traduit.
Désolé pour les fautes...

pat
===========================

Architecture des circuits
ECL Logique à émetteur couplé, est une forme non saturé d’architecture digitale de circuit bi-polaire. C’est l’architecture de bi polaire la plus rapide utilisable aujourd’hui. En architecture non saturée, les transistor stocke moins de charge dans leur base tel que les TTL. La logique ECL peu piloter de lourdes chargse capacitivse ou des transmission à impédance déterminée sans effet significatif sur la vitesse de commutation.
Synergy utilise une série a 2 niveaux de portes dans sont architecture ECL. La logique est physiquement implantée ces cellules de base qui sont constituées de six transistors NPN non connectés et neuf résistances connectées. Les fonctions digitales sont créées avec des masques de micro cellule de métallisation qui utile une ou plusieurs cellule de base cote à cote.

Porte OR NOR
La conception de la logique Synergy est basée sur des portes OR NOR, affiché en figure 47. La porte est constituée d’amplificateur différentielle à état logique , avec une sources de courrant, et un étage émetteur suiveur, avec une sources de courrant séparées, La tension le plus positif (VCC) est la masse. La tension le moins négatif est Vee. Le courrant utilise la convention de courant standard ; le courant va vers une terminaison positive et le courant sortant est négatif . La port OR-NOR a une référence de niveau de basculement (Vbb) dans son étage amplificateur différentielle. De sorte que l’architecture de cette porte particulière est une série a un niveau de porte.


L’amplificateur différentielle a état logique (commutateur différentielle) consiste en une paire de transistor (Q1-Q2) et un transistor de référence (Q3)- Qui fonctionne comme un commutateur digital, et une source de courrant (I1). Il y a un ou plusieurs transistors pour chaque entrée logique, et la source de courrant est partager par toutes les entrées. La base de Q3 est connectée a une tension de référence (Vbb1) qui a une valeur entre Vcc et Vee (typiquement –1.3 Volts, moitié chemin entre le basculement de la logique 0 et la logique 1).Le courrant coule toujours à travers le commutateur différentiel ; le chemin pris par le courrant détermine l’état de la sortie du commutateur.

L’étage pilote à émetteur suiveur est constitué des transistors Q4 et Q5, et la source de courrant I2 et I3. Dans cette porte OR-NOR, il y a un transistor émetteur suiveur et une source de courrant pour chaque sortie logique.

Les sources de courrant pour l’amplificateur différentiel et les émetteurs suiveurs es consistué d’un transistor et résistance.Les transistors pour toutes les sources de courrant ont une tension de base régulée (Vcs), non indiqué dans la figure, appelé une « bias voltage ».

Toutes les macro cellules ont une source de courrant pour chaque sortie et une source de courant séparée pour le commutateur différentiel. Quelque macro cellules utilise plus d’un commutateur différentiel. Quelques macro cellules utilise plus d’un transistor émetteurs suiveurs pour chaque sortie., avec l’émetteur suiveur sur le fil en logique OU et utilise la même source de courrant.

La porte OR-NOR fonctionne comme suit : Q1 et/ou Q2 sont conducteur en appliquant une entrée haute (typiquement à 0,9Volts) à leur base. Il sont bloqués en appliquant une entrée basse (typiquement –1.8volts). si d’autre part Q1 et/ou Q2 sont conducteurs, il conduirons tous le courrant à travers la source I1 tant que Q3 ne conduise plus., ainsi Q3 est bloqué ? Comme le courrant passe à travers, le commutateur différentiel change ,la tension de base de Q4 et Q5 change, de façon à changer l’état de la sortie. Dans cet exemple , la sortie non inversée de Q4 va devenir Haut (plus positif) et la sortie inversée Q5 va devenir basse (plus négative).
Le circuit ECL de base est usuellement utilisé en pratique avec des sous circuits supplémentaires qui change les niveaux d’entrée sortie comme l’alimentation générale et les changements de température. Une compensation de tension est faite en alimentant l’amplificateur différentiel par une source de courrant qui est contrôlée par tension (Vcs) généré par un réseau parallèle. C’est le même réseaux parallèle qui aussi génère la référence de basculement (Vbb1). La compensation en température est accompli en couplement en croix de réseau de résistance-diode entre les collecteurs des entrées (Q1,Q2) et le transistor de basculement (Q3), et un régulateur coefficient de température 0.

Porte AND-NAND
La plupart des macro cellule utilise une série à 2 niveaux de porte. La porte AND-NAND est un exemple, montré en figure 48. Ici, le commutateur différentiel a de transistor de basculement qui ont de tension de base différente. Vbb1 et Vbb2,. La différence entre les tensions de basculement sont égale au tension de base émetteur de l’entrée émetteur suiveur, suivant les deux entrée pour utilisé la même tension logique.

[invite1c82a1d1]

merçi freepicbasic de votre effort que vous avez fait pour la traduction du document,et je veut continer pour l'allure du couran d'entrée en fonction de la tension d'entrée et d'apres les information que tu m'a donné,on fait 2 courbes,1ere courbe qui est Iilow=-1.6ma pour Vilow=0.7v,2eme courbe qui est Iih=40µA pour Vih=1.6v.
est ce juste?

[invite1c82a1d1]

merçi freepicbasic de votre effort que vous avez fait pour la traduction du document,et je veut dire pour l'allure du courant d'entrée en fonction de la tension d'entrée et d'apres les information que vous avez fourni,on fait 2 courbes,1ere courbe qui est Iilow=-1.6ma pour Vilow=0.7v,2eme courbe qui est Iih=40µA pour Vih=1.6v.
est ce juste?

[invitef01d4a45]

apres un grand remerçiment freepicbasic pour l'incroyable travail qu'il a fait pour moi surtout pour la traduction du document (ECL) en français,aprés ça je voie que thyristor100 a le meme problème que moi,et moi aussi j'attend la re ponse de la question que tu as posé surtout je suis le poseur de ce probleme,sauf j'ajoute est ce juste qu'on ne peut pas representer dans le meme graphe le courant d'entrée en fonction de la tension d'entrée ,est ce obligatoire de faire deux courbe,une pour les valeurs LOW et l'autre pour les valeurs HI,et pour la courbe ,par exemple pour les low le premier point de courant d'entrée sera -1.6ma pour 0.7v de tension alors si on veut pose autant de point sur l'axe avant d'arriver a la valeur low max c'est à dire si on sait dèja que -1.6ma c'est pour une tension d'entrée low 0.7v alors si pour le 2eme point je fai ViL=1V combient vaut le 2eme point pour le courant d'entrée a l'eta bas.
meçi de vos aides envers moi et je m'excuse si j'ai poser beucoup de question parce je n'ai personne qui m'aide et aussi je ne peut sortir pour le chercher surtout je suis handicap et j'habite au maroc et je fait une etude sans diplome pour savoir reparer le materiel informatique parce que je suis deja techniçien de tvc et video,et je veut changer de secteur,donc je veut dire que j'ai trouvé le soutien que je cherche dans ce site.
cordialement.

[invitef86a6203]

Quelque liens sur le montage base commune.

schemas et explications simples;
http://legwww.epfl.ch/~kayal/Site01....Labo/TP9_d.pdf
Mathématique des formules; (pour matheus)
http://www.brive.unilim.fr/quere/CHAP_3/Chapitre3_4.htm

Au niveau du schema TTL;
http://perso.orange.fr/pat.deaubonne/DOWNLOAD/TTL.gif

On peut noter le pont 1,6K et 1k. sur le second transistor, cela signifie que le transistor conduira lorsque sa base aura atteinte ce seuil (pont 1,6K-1K) + 0.6V de base emetteur.
Le courant de base du second transistor passera par l'emetteur du premier transistor , émetteur qui est l'entrée expliquant ainsi l'augmentation du courant d'entrée non linéaire.

J'aimerais toutefois dire que l'intéret pour ce genre de mesure ne peut avoir un intéret que dans dans des cas très pointu.
Car ces circuits sont fait pour des signaux logiques.
L'utilisation de ce genre de circuits en analogique , ou on joue avec ce genres d'état en le seuil du 1 et le seuil du 0. N'est pas à préconiser du tout, car les constructeurs ne définissent pas clairement cette zone , et d'expérience un montage fonctionnant avec une série et une marque définie , ne fonctionnera peut être plus avec une autre.
Donc prudence...

[invitef01d4a45]

merçi infiniment cher freepicbasic de votre aide ,c'est suffisant que vous m'avez donner comme information en ce qui conçerne la technologie en ttl ,qui m'a permet de continuer mon travail tout seul.merci encor.
cordialement.