Bonjour à tous,
Sur ce shéma, http://searle.x10host.com/6809/Simple6809.html
il faut que j' enlève la liaison entre la pin OE/ de la RAM et la porte U6B et que je mette OE/ RAM au GND pour que le programme
fonctionne
Qu'est ce qui peut empecher le montage de fonctionner comme il cablé sur le schema
José
vu que c'est une NAND, c'est que l'une de ses 2 entrées n'est pas à 1
J'ai verifier à l'oscillo, j'ai bien la clock E et le RW/ en entrée et quelque chose en sortie
Etant donné que la sortie va sur la RAM et la ROM, je pensais plus à un probleme de timing
Pour l'instant ça ne gene pas etant donné que avec OE/ au GND on sait lire et ecrire dans la RAM
Pour info sur le schema, l'auteur tourne à 7.3728MHz pour avoir le serial à 115200
Je tourne à 1.8432MHz avec le serial à 28800 et le BASIC se lance bien
Bonjour,
En effet les /OE (U2 RAM et U4 ROM) sont pilotés par le même signal issu de U6:B ce qui potentiellement peut créer un conflit avec les sorties de U2 et U4. C'est U6Envoyé par JOTH
et U6:C qui font que, normalement, ça n'arrive pas mais au temps de propagation prés.
Il faut regarder si les signaux arrivent dans le bon ordre "temporellement parlant"
Là où il n'y a pas de solution, il n'y a pas de problème.
Bonjour à tous
Sous entendu que la RAM présente sa sortie en permanence sur le bus de data.
Il paraît difficilement crédible que le programme fonctionne normalement avec un conflit permanent sur le data bus.
@genias
et pourtant si le BASIC fonctionne. J' ai tapé les mêmes instructions que sur le site de GRANT et j'ai le même résultat
On ne peut pas mieux comme comparaison
Bon si on regarde la table de vérité c'est vrai qu'il y a un problème de high Z
Voila ce qu j'ai catpuré sur la RAM avec le cablage du schema
Qu' en pensez vous ?
Timing hm62256
Salut
Si la broche /WE est bien géré il n'y a pas de conflit permanent car D0...D7 passe en entrée si WE/ = 0
Il manque un signal => /CE de la ROM
Là où il n'y a pas de solution, il n'y a pas de problème.
OK, je refais les mesures et les poste dès que possibleSalut
Il manque un signal => /CE de la ROM
Pour l'instant je vois ça
Là où il n'y a pas de solution, il n'y a pas de problème.
voci une capture juste apres reset
N' oublions pas que ce cablage ne fonctionne pas.......... mais fonctionne avec /OE RAM decablé de U6B et mis au GND
ne pas tenir compte de la capture ci dessus
Il n'y a pas de conflit de bus sur la dernière image. Tout semble propre, lorsque les /OE passe à l'état bas, les autres signaux sont dans des états stables (pas en train de monter ou descendre) en revanche le soucis pourrait être lorsque /OE passe à l'état haut pour mettre les sorties en hautes impédances.
Le conflit de bus peut avoir lieu si :
/OE RAM et ROM = Low
/CE RAM = Low
/CE ROM = Low
/WE = High
(voir les tableaux sous la capture de ton oscillo)
Il faudrait reprendre une mesure, 1 acquisition, idéalement high resolution (souvent dans le menu horizontal), en triggant sur le front montant de /CE ROM afin de voir avec une bonne précision ce que j'ai entouré en blanc sur la capture de ton oscillo. Il ne faut pas que les 2 /CE soient à l'état bas même un court instant car les sorties RAM et ROM seraient en conflit.
Là où il n'y a pas de solution, il n'y a pas de problème.
Electroniquement /CE ROM doit avoir un leger decalage du fait qu'il passe par une porte et que /CE RAM viens du bus add
Bonjour,
Les signaux semblent bons, mais sont-ce ceux en sortie des nand ou ceux sur les mémoires ?
Voici mes hypothèses:
- Soit il y a un faux contact entre le nand U6b et le OE/ de la ram (montage breadboard ?) si ram sur support, vérifier que la patte OE/ ne se soit pas recourbée au lieu d'être gentiment entrée dans le contact (gros classique).
- Soit, plus pernicieux (et quand même assez improbable, quoi que...), le hold-time du OE/ de la ram (par rapport à E) est insuffisant (http://matthieu.benoit.free.fr/cross...ets/MC6809.pdf p.3 signal 18 "Read Data Hold Time") un RC 330ohm/100pF en sortie du U6b devrait suffisamment retarder le READ/ (mais avec les composants modernes, ça va plus vite qu'"à l'époque", au fait, les 74xx00, c'est quoi? du "vrai" LS, du HC, du HCT, ... et idem, la vitesse de la RAM)
Vu le quartz choisi, on peut prendre des composants vraiment très lents vu que les temps de lecture ou d'écriture sont de l'ordre de la micro-seconde.
Jusqu'ici tout va bien...
Bonjour,
Cetait bien un probleme de timing mais au niveau du CPU (faut que je revois au niveau du xtal)
J' ai injecter directement 7.3728MHz avec un géné et ça a demarré à 115200 bauds
@polo974 oui ce sont des composant d'epoque 74LS00 les memes qu'au schema
Merci à tous,
