Trigger de Schmitt

invitea2e9c011 · 22/12/2010, 17h20

Bonjour,

J'ai une question sur la bascule de Schmitt. Si je ne m'abuse, cette bascule à 3 entrée une sortie :

entrées :

Ve
Vseuil haut
Vseuil bas

sortie :

Vs

Je me demande ce qu'il y'a donc dans cette bascule. un AOP je crois, mais ca ne justifie pas 4 pattes...

Quelqu'un pourrait me dire ce qu'il y'a précisement à l'interieur ? et dans quelles conditions ? ( je crois savoir que l'AOP est particulier...regime non linéaire?)

Merci d'avance.

**doul11** · 22/12/2010, 17h31

bonjour,

je crois que peut importe la technologie employée, ce qu'il faut comprendre c'est comment un comparateur a deux seuils fonctionne :

si Ve > Vseuilhaut Vs=1
si Ve < Vseuilbas Vs=0

que vaut Vs si : Vseuilbas < Ve < Vseuilhaut ?

invitea2e9c011 · 22/12/2010, 17h54

Merci, mais je crois avoir parfaitement compris le fonctionnement du composant. ce qui m'interesse réellement, est de savoir ce qu'il contient, et dans quel état, ou quelle condition particulière.

Il me semble que dans le cas VseuilHaut<Ve< VseuilBas, Vs vaut soit 1 soit 0, selon la valeur de Ve avant le franchissement d'un des seuils :
si on était dans le cas Ve>Vseuilhaut ,vs=1
si Ve<Vseuilbas ,Vs=0

**doul11** · 22/12/2010, 18h03

oui c'est ça, mais alors pourquoi tu dit "mais ca ne justifie pas 4 pattes..." ?

A voir en vidéo sur Futura · Aujourd'hui

**doul11** · 22/12/2010, 18h43

je crois avoir compris, tu confond :

1-le montage avec un seul ampliop. comparateur avec un rebouclage de la sortie sur l'entrée + pour générer deux seuils réglés avec des résistances.

2-le montage avec deux ampliop. comparateurs sans reblouclage, qui attaquent une bascule.

invitea2e9c011 · 23/12/2010, 18h15

hum là tu me parle chinois^^

regarde là dessus par exemple :

http://fr.wikipedia.org/wiki/Bascule_de_Schmitt

sur le circuit proposé à droite. Il y'a bien 4 pattes? il y'a quoi au juste à l'interieur ?

**doul11** · 23/12/2010, 18h33

salut,

Envoyé par 06thestrokes

hum là tu me parle chinois^^

mais non ! c'est très clair

bon voila un schéma :

(l'image est une pièce jointe du forum électronique : http://forums.futura-sciences.com/el...ml#post2358247)

**doul11** · 23/12/2010, 18h47

a ne pas confondre avec ce montagne : http://fr.wikipedia.org/wiki/Montage...ger_de_Schmitt

l'avantage du système a bascule est de pouvoir choisir facilement et indépendamment la valeur de chaque seuil.

invitea2e9c011 · 23/12/2010, 19h06

d'acccord merci

alors sur le circuit que tu me propose, j'imagine qu''on est dans ton second cas :

2-le montage avec deux ampliop. comparateurs sans reblouclage, qui attaquent une bascule.

U+ et U- correspondent aux 2 seuils ?
Qu'est-ce que Vss et Vdd ?
On à 2 AOPs, mais à quoi correpondent les 2 autres composants en jaune derriere?

beacoup de question, traduisant de grosse lacunes en electronique !

merci à toi

**doul11** · 23/12/2010, 19h41

Envoyé par 06thestrokes

U+ et U- correspondent aux 2 seuils ?

oui c'est ça

Qu'est-ce que Vss et Vdd ?

Vdd=+5V Vss=0v
Vcc=+12V Vee=-12V

On à 2 AOPs, mais à quoi correpondent les 2 autres composants en jaune derriere?

ce sont des portes logiques, NAND ou et-non en bon français : http://fr.wikipedia.org/wiki/Fonction_NON-ET

combinés de cette façon elles forment une bascule RS : http://fr.wikipedia.org/wiki/Bascule...c_porte_ET-NON c'est cette bascule qui va mémoriser l'état de la sortie quand seuil_bas<ve<seuil_haut

un bon exercice est d'essayer de faire la table de vérité du montage.

beacoup de question

pas de soucis !

invitea2e9c011 · 23/12/2010, 19h58

haa merci bien !

j'ai toute les clé en main, je vais cogiter ca !

invitea2e9c011 · 28/12/2010, 15h43

bonjour,
concernant le ciruit proposé, quelque chose me trouble :
Nous sommes bien d'accord,
U+ < E <=> Vs1=VEE (1ere AOP)
U+ > E <=> Vs1=Vcc

U- < E <=> Vs2=Vcc (2eme AOP)
U- > E <=> Vs2=VEE

bref si tout va bien et E est contenu entre les bornes U+ et U-, en a en sortie des 2 AOPs des tensions ANALOGIQUE Vcc...Or les bascules ne fonctionnent elles pas qu'avec des signaux binaires?
comment les 2 portes logiques vont elle faire pour traiter des tensions au lieu de bits?
Dans le cas d'une NAND, si VEE et 0 entre, va t'elle sortir VEE ?

je ne comprends pas non plus la fonction de V_DD

Merci

invite936c567e · 28/12/2010, 16h53

Envoyé par 06thestrokes

U+ < E <=> Vs1=VEE (1ere AOP)
U+ > E <=> Vs1=Vcc

U- < E <=> Vs2=Vcc (2eme AOP)
U- > E <=> Vs2=VEE

En fait, non. On a plutôt :

U₊ < E ⇔ V_S1=V_SS (1^er comparateur)
U₊ > E ⇔ V_S1=V_DD

U_– < E ⇔ V_S2=V_DD (2^ème comparateur)
U_– > E ⇔ V_S2=V_SS

Il ne s'agit pas d'AOP mais de comparateurs, dont les sorties sont alimentées avec des tensions compatibles avec les circuits numériques (V_DD et V_SS), tensions qui sont généralement différentes de celles de l'alimentation analogique (V_CC et V_EE) pour des raisons pratiques.

NB : je pense que ce sujet aurait plutôt sa place dans le forum Électronique.

.

invitea2e9c011 · 28/12/2010, 21h27

oula je ne comprends plus.
Comment la sortie des AOP ou plus exactement des comparateurs peut prendre les valeurs en sortie de VDD, alors que ce potentiel là, d'apres votre schema, n'est pas communiquer au comparateur...?
VSS pourquoi pas, ce potentiel est relié aux comparateurs, mais VDD...

En clair ces deux potentiels me perturbent. VCC et VEE sont facilement compréhensible, il s'agit des 2 tensions d'alimentation des comparateurs, mais alors pour ce qui est de VDD et VSS... d'après le circuit...

invitea2e9c011 · 28/12/2010, 21h34

Doul11 nous a cité précédament VDD=5V et VSS à la masse, oui mais pourquoi ?

Si vous pouviez developper un peu sur ces 2 potentiels,
Merci beaucoup.

invite936c567e · 28/12/2010, 21h40

Envoyé par 06thestrokes

Comment la sortie des AOP ou plus exactement des comparateurs peut prendre les valeurs en sortie de VDD, alors que ce potentiel là, d'apres votre schema, n'est pas communiquer au comparateur...?

Les sorties des comparateurs peuvent atteindre la tension V_DD grâce aux résistances de pull-up (rectangles en blanc sur le schéma).

invite936c567e · 28/12/2010, 21h45

Envoyé par 06thestrokes

Doul11 nous a cité précédament VDD=5V et VSS à la masse, oui mais pourquoi ?

Si vous pouviez developper un peu sur ces 2 potentiels

De nombreux circuits numériques ne fonctionnent qu'avec ces tensions (notamment ceux de la technologie TTL, L, S, LS, ALS ou HCT par exemple) mais d'autres peuvent utiliser des tensions différentes.

.

invitea2e9c011 · 29/12/2010, 12h20

Okay merci
Je me suis renseigner j'ai compris, il s'agit de sortie de comparateur en collecteur ouvert !
de suite tout devient clair : les 2 résistances sont des pull up, VDD pour fixer l'etat logique haut.

Cependant pourquoi communiquer le potentiel VDD à l'une des 2 NAND ?
Et Vss je ne vois toujours pas à quoi elle correspond...ni pourquoi elle est communiquer aussi à la 2nd NAND.

Après j'arrete de vous gonfler avec mes questions^^

Merci beaucoup

invitea2e9c011 · 30/12/2010, 17h15

Quelqu'un ?
S'il vous plait.

invite936c567e · 30/12/2010, 17h58

Envoyé par 06thestrokes

Cependant pourquoi communiquer le potentiel VDD à l'une des 2 NAND ?
Et Vss je ne vois toujours pas à quoi elle correspond...ni pourquoi elle est communiquer aussi à la 2nd NAND.

Les deux NAND ainsi câblées réalisent une bascule RS (i.e. une mémoire) à entrées inverseuses.

V_DD en entrée correspond donc au niveau de repos de la bascule RS. Lorsque l'une ou l'autre des entrées est portée à V_SS, l'état de la bascule est susceptible de changer.

invitea2e9c011 · 30/12/2010, 18h40

RS oui j'avais compris, inverseuse aussi je crois, car il manque les 2 fonctions logique NON en amont des NAND (présentent pour un RS non inverseuse).

Vss c'est simplement la masse dans notre cas, j'avais oublié.
Tres bien alors

Merci pour tout,
passez un bon 1er de l'an !

Au revoir

Trigger de Schmitt